רובוט
היי א אי
stars

תגידו שלום לתפקיד הבא שלכם

לראשונה בישראל:
המלצות מבוססות AI שישפרו
את הסיכוי שלך למצוא עבודה

מהנדס וריפיקציה

מסמך
מילות מפתח בקורות חיים
סימן שאלה
שאלות הכנה לראיון עבודה
עדכון משתמש
מבחני קבלה לתפקיד
משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
לא מסתדרים עם הקולגות שלכם בעבודה?
תקשורת שעובדת בשבילך תמשיך לעבוד בשבילך לא רק ב...
קרא עוד >
3 טיפים למציאת עבודה ללא פשרות
המשרה הבאה שלכם היא עוד אבן דרך בקריירה ארוכה. ...
קרא עוד >
לימודים
עומדים לרשותכם
חברות מגייסות
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים בלירון ואליס גיוס והשמה
**חברת מדיקל מצליחה וגלובלית, המובילה פרויקטים טכנולוגיים ברמה גבוהה מאוד, מגייסת מהנדס/ת ולידציה ווריפיקציה בצוות ההנדסה והאיכות**
**מיקום: פארק תעשיות בר-לב
**משרה מלאה | עבודה מהמשרדים
**תיאור התפקיד:
-הובלת תהליכי Verification Validation למוצרים רפואיים
-כתיבה, ניהול ותחזוקה של פרוטוקולי בדיקות ודוחות V V
-פיתוח ויישום שיטות בדיקה, ציוד ומכשור לאורך חיי המוצר
-מעורבות בבדיקות אינטגרציה, אמינות ופרוטוטייפים
דרישות:
-תואר ראשון בהנדסת מכונות/ביו רפואי או דומה (יתרון להנדסת מכונות)
-לפחות 4 שנות ניסיון ב-V V / ולידציה / וריפיקציה
-הבנה מעמיקה בבדיקות ויכולת להגדיר אילו בדיקות נדרשות
-ניסיון עם תקני איכות: ISO 13485, FDA
-אנגלית ברמה גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8538357
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
2 ימים
חברה חסויה
Job Type: Full Time
Create detailed, comprehensive and well-structured V V TEST protocols and reports, with the ability to maintain and cross-reference it with Risk Analysis Matrix Design Control ation.
Define Execute the Usability Ergonomic Verification TEST protocols.
Develop, apply maintain TEST methods, equipment and instruments for the medical device throughout all development and production stages of the product to meet user needs product requirements.
Being involved in the reliability and integration tests for prototypes and products.
Maintain relevant chapters of DHF DMR.
Requirements:
BA/BSc. Degree in Mechanical / Biomedical or equivalent practical experience.
1-2 Years of proven Verification Process Validation experience in medical device industry with a strong emphasis on problem solving, along with written and verbal skills.
Knowledge and experience with Medical Device Quality Systems, ISO 13485, FDA.
Knowledge and experience with environment, safety, bio-compatibility, sterility and essential performance tests (IEC 60601, EN 61508, ISO 10993-5, ISO 11135, etc.).
Solidworks, ERP /PDM
Good documentation skills and ability to communicate effectively at all levels of the organization.
Multi-tasker, independent, punctual and accurate with excellent organizational skills, Team oriented, collaborative, good personal relationships.
Excellent skills in English language are required (verbal and written communication).
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8447048
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
סוג משרה: משרה מלאה
-השתתפות בפעילויות מעבדה של מחקר ופיתוח, כולל בדיקות חשמליות ואקוסטיות
-תמיכה בתהליכי ייצור במעבדה ובחדר נקי
-ביצוע פעילויות V V - תכנון, כתיבת פרוטוקולים והפקת דוחות
-עבודה בהתאם לסטנדרטים ונהלי איכות
-השתתפות בניסויים פרה-קליניים וקליניים בארץ ובחול
-עבודה שוטפת מול ממשקים רב-תחומיים
דרישות:
-תואר בהנדסה ביו-רפואית.
-ניסיון בתעשיית המכשור הרפואי
-ניסיון בעבודה עם ציוד מעבדתי ונהלים ניסיוניים
-ניסיון בתהליכי תיעוד R D, V V ו- QA
-שליטה ב-MATLAB
-אנגלית ברמה גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8528584
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
2 ימים
דרושים בReady
Job Type: Full Time
We are seeking RTL Design Engineers to join our team.
Candidates with experience in high-speed SERDES such as PCIe, Aurora, and Ethernet are preferred.
The role involves working on RTL design tasks
Requirements:
2+ year of experience with RTL design
Preferably experience in high-speed SERDES (PCIe, Aurora, Ethernet)
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8544258
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 7 שעות
Location: Tel Aviv-Yafo
Job Type: Full Time
As formal Verification Engineer you'll own verification tasks from planning through execution, collaborating with experienced engineers across multiple teams to ensure design quality while meeting challenging timelines of the Graviton product line. This is an excellent opportunity for motivated engineers to grow their formal verification expertise in a supportive, high-impact environment.

Key job responsibilities:
Plan and execute formal verification plans under guidance from senior engineers.
Develop formal test-benches for design modules.
Debug formal verification failures and analyze root causes.
Collaborate with design and verification teams to resolve issues.
Learn and apply new formal verification methodologies and tools.
Requirements:
Basic Qualifications:
- Bachelor's degree in Computer Science, Electrical Engineering, or related field, Please include your grade sheet/academic transcript with your CV in a single PDF.
- Analytical and problem-solving abilities.
- Self-motivated team player who thrives in dynamic, fast-paced environments.

Preferred Qualifications:
- Academic or internship experience with formal verification concepts.
- Exposure to hardware verification methodologies.
- Basic scripting skills (Python, Perl, or similar).
- Familiarity with AI/ML applications in verification.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8559801
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 7 שעות
Location: Ra'anana
Job Type: Full Time
Joining our growing and versatile team, youll contribute to the development and verification of groundbreaking ML and Neural Network hardware. Collaborating with experts across global design centers, youll drive impactful projects and help deliver Arms next-generation IP using the most sophisticated tools and methodologies.

As a verification engineer, you will make a difference by influencing the verification strategy and methodology, taking ownership of complex work packages and driving them to success.

Required Skills and Experience:

Meticulous attention to detail, ensuring high-quality verification that minimizes bug escapes.
Shown experience in block-level verification using UVM or similar methodologies.
Strong knowledge of coverage driven verification for complex designs.
Proficient in specifying, creating, and debugging SystemVerilog/UVM constrained-random testbenches.
Skilled in planning verification tasks and producing realistic effort and time estimates.
Requirements:
Experience in working with requirements definition and management.
Formal verification experience.
Proficiency in developing C/C++ models of a microarchitecture.
Familiarity with Arm architecture and AMBA bus protocols.
Experience with CI platforms and version control tools.
Practical knowledge of machine learning and neural networks.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8559761
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
Location: Haifa
Job Type: Full Time
we are looking for a Senior VLSI Verification Engineer to join the ride as we spearhead the next revolution in electronics!
Position location: in our Haifa or TLV offices, at least 2 working days at Haifa site (Hybrid model)
Responsibilities
Develop and maintain advanced verification environments using SystemVerilog and UVM, ensuring scalability, configurability, and reusability across multiple IPs.
Design, implement, and execute comprehensive testbenches and random test suites to validate functional correctness, robustness, and corner-case behavior of complex IP within various SoC integration environments.
Drive coverage closure by defining, collecting, and analyzing code and functional coverage metrics; identify verification gaps and ensure complete validation of feature sets prior to sign-off.
Lead debug and root-cause analysis efforts in collaboration with senior verification and design engineers, leveraging carefully crafted logs, waveform analysis and assertions to isolate and resolve design or environment issues.
Collaborate closely with architecture, design, and firmware teams to ensure verification completeness, alignment with design intent, and seamless integration at the system level.
Contribute to methodology and infrastructure improvements, including reusable UVM components, automation scripts, and best practices that enhance team efficiency and verification quality.
Requirements:
B.Sc. in Electrical/Computer Engineering or equivalent.
5+ years of experience as a VLSI Verification Engineer.
Expertise in System-Verilog and UVM.
Strong software development skills and the ability to develop reusable verification components and utilities.
Strong organizational and planning skills, with the ability to prioritize and drive verification projects to completion.
Effective communicator with a structured, detail-oriented approach to problem-solving and collaboration.
Advantages:
Experience with Git, Python, code templating methods, and open-source verification workflows.
Familiarity with full-chip level aspects of VLSI verification (reset architecture and sequences, power domains and modes, etc.).
Experience in firmware verification, including emulation-based verification on FPGA.
Experience with formal verification or mixed-signal simulation.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8559757
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
Location: Haifa
Job Type: Full Time
The Design V&V Lead is responsible for managing Haifa-based V&V team members and for planning and coordinating V&V project activities.
The Haifa-based team members are part of an integrated V&V team located in Israel, the United
States, and Poland.



The V&V Lead will also support product development activities as a Test Engineer by designing and implementing detailed, comprehensive, well-structured test plans and test procedures.
The V&V Lead will need to have people management experience, as well as technical experience, including instrumentation, medical device V&V, and test method validation.
The V&V Lead should be creative and proactive to work successfully in a fast-paced environment, contributing to early prototype evaluations, test method development, design feedback to engineering teams, defect identification, and troubleshooting.



This is a full-time, exempt position located in our Haifa, Israel office and reports to the Verification and Validation Manager.









ESSENTIAL DUTIES AND RESPONSIBILITIES:

Line manager to Israel-based V&V Test Engineers and V&V Test Technicians for design verification activities.
Contribute to continuous improvements of the quality system and V&V process as part of the integrated V&V team across multiple locations.
Lead a team of different role types and varying levels of experience to perform the design V&V activities in support of product development activities.
Engage with leadership and cross-functional peers to ensure the design V&V team is integrated into the product development process, meeting both product quality and milestones on time.
Coordinate V&V activities of product development and sustaining projects.
Serve as signature alternate for V&V Manager on project-level documents, when appointed.
Execute V&V engineering work as an individual contributor when needed:
Plan test strategy and establish clear traceability between requirements and test procedures.
Analyze requirements and write test procedures with robust coverage of requirements using different test scenarios.
Write instruction-based test procedures and design test fixtures and/or SW tools as needed.
Guide and participate in the review of team members work output (above bullets) as needed to ensure a consistent quality level.
Train V&V team members on the quality system and V&V process.
Requirements:
B.S. Degree in Engineering or other technical discipline; OR Secondary school diploma, plus relevant work experience




Knowledge:

At least 5 years of medical or related industry experience in product development and/or testing.
V&V for medical device experience is preferred, or V&V in a related field with similar controls.
At least 2 years of management or leadership experience / Proven ability to manage a V&V team.
Strong verbal and written communication skills in English, including ability to give clear direction to team members.
Experience in designing, writing, reviewing, and performing design verification tests .
Experience organizing and planning test efforts.
Experience designing and creating test fixtures.
Experience in medical device product development preferred.
Familiarity with measurement uncertainty analysis and test method validation.
Demonstrated technical writing skills.
Strong grasp of fundamental engineering concepts, basic principles.
Critical thinking and decision making, including the ability to recognize when to ask questions.
Highly organized and strong attention to detail.
Capable working in a multi-disciplinary environment involving software, hardware, and mechanical engineers.
Able to work in a team environment and execute responsibilities with minimal direct supervision.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8559749
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
Location: Tel Aviv-Yafo
Job Type: Full Time
we are looking for a Senior VLSI Verification Engineer to join the ride as we spearhead the next revolution in electronics!
Position location: in our Haifa or TLV offices, at least 2 working days at Haifa site (Hybrid model)
Responsibilities
Develop and maintain advanced verification environments using SystemVerilog and UVM, ensuring scalability, configurability, and reusability across multiple IPs.
Design, implement, and execute comprehensive testbenches and random test suites to validate functional correctness, robustness, and corner-case behavior of complex IP within various SoC integration environments.
Drive coverage closure by defining, collecting, and analyzing code and functional coverage metrics; identify verification gaps and ensure complete validation of feature sets prior to sign-off.
Lead debug and root-cause analysis efforts in collaboration with senior verification and design engineers, leveraging carefully crafted logs, waveform analysis and assertions to isolate and resolve design or environment issues.
Collaborate closely with architecture, design, and firmware teams to ensure verification completeness, alignment with design intent, and seamless integration at the system level.
Contribute to methodology and infrastructure improvements, including reusable UVM components, automation scripts, and best practices that enhance team efficiency and verification quality.
Requirements:
B.Sc. in Electrical/Computer Engineering or equivalent.
5+ years of experience as a VLSI Verification Engineer.
Expertise in System-Verilog and UVM.
Strong software development skills and the ability to develop reusable verification components and utilities.
Strong organizational and planning skills, with the ability to prioritize and drive verification projects to completion.
Effective communicator with a structured, detail-oriented approach to problem-solving and collaboration.
Advantages:

Experience with Git, Python, code templating methods, and open-source verification workflows.
Familiarity with full-chip level aspects of VLSI verification (reset architecture and sequences, power domains and modes, etc.).
Experience in firmware verification, including emulation-based verification on FPGA.
Experience with formal verification or mixed-signal simulation.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8559750
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
1 ימים
Location: Merkaz
Job Type: Full Time
we are seeking for a Verification engineer. We are seeking a highly skilled Verification engineer to join a Processor Verification team working on nextgeneration processor cores. In this role, you will take a key part in verifying critical processor blocks, collaborating closely with architecture and design teams to ensure functional correctness. You will own verification activities endtoend from TEST planning and environment development to execution, coverage analysis, and closure- using advanced verification methodologies.
Requirements:
* B.Sc. or M.Sc. in Electrical Engineering or Computer Engineering.
* 7+ years of hands-on VLSI verification experience.
* Core Expertise: Deep knowledge of SystemVerilog and UVM (Universal Verification Methodology).
* Experience in Processors Verification (arithmetic units, control logic) is a significant advantage.
* Background in RTL Design or a strong ability to read and analyze Verilog implementation.
* Experience with C / C ++ programming is an advantage.
* Scripting capabilities ( Python / PERLgreenTxtBg!) for automation and flow efficiency.
* Strong Technical Background: You have a solid grasp of logic design principles and problem-solving.
* Independent: Capable of self-learning and driving tasks to completion.
* Ability to think creatively to find complex bugs and edge cases.
* Collaborative: Excellent interpersonal skills and a team-oriented mindset.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8556408
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
מיקום המשרה: מרכז
סוג משרה: משרה מלאה
לחברת הייטק גלובלית ומובילה בתחום AI ו-Vision, דרוש/ה מהנדס/ת אוטומציה וולידציה להשתלבות בצוות חדשני העובד על מערכות מורכבות ופורצות דרך.
מה בתפקיד?
פיתוח ותחזוקה של בדיקות אוטומטיות ותשתיות בדיקה ב- C ++/ Python
ולידציה של פיצרים חדשים מקצה לקצה
עבודה צמודה עם צוותי פיתוח וולידציה בארץ ובחול
איתור, ניתוח ותיעוד באגים בסביבת Agile
עבודה עם טכנולוגיות מתקדמות בתחום ה-AI וה-Vision
הזדמנות להשתלב בצוות חזק, לעבוד על מוצרים שמשפיעים על מיליוני משתמשים בעולם, ולשלב עומק טכנולוגי עם סביבת עבודה דינמית.
דרישות:
מה אנחנו מחפשים?
ניסיון של 5-4 שנים בכתיבת בדיקות אוטומטיות ב- C ++/ Python
תואר ראשון במדעי המחשב / הנדסת תוכנה או דומה
הבנה מעמיקה בתהליכי בדיקות תוכנה ואוטומציה
היכרות עם CI/CD - יתרון
ניסיון ב- Python / Agile / מערכות מורכבות - יתרון משמעותי המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8553312
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
16/02/2026
Location: Petah Tikva
Job Type: Full Time
Required Senior Formal Verification Engineer (Contractor)
Role Description
This is a full-time on-site role for a Formal Verification Engineer in Petah Tikva, Israel.
The Formal Verification Engineer will be responsible for developing and implementing formal verification environments, writing and applying verification plans, and conducting formal property verification. Additional tasks include analyzing coverage results, debugging, working with design engineers to resolve issues, and reporting outcomes to ensure the accuracy and efficiency of the designs.
Requirements:
Bachelors or Masters degree in Electrical Engineering, Computer Engineering, or a related field
Experience with developing and implementing formal verification environments and writing verification plans
Proficiency in formal property verification and debugging skills
Strong analytical skills and experience with coverage results analysis
Ability to work closely with design engineers to identify and resolve issues
Excellent written and verbal communication skills in both Hebrew and English
Experience in the semiconductor industry is a plus.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8548477
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Haifa
Job Type: Full Time
In this visible role, you will be responsible for defining DV methodologies, test-bench infrastructure and project execution for the next generation MSP (Memory Signal Processing) IPs to enable state of the art storage solutions for Apple products line.
Description
You will develop verification test plans, test benches, tools and infrastructure, protocol monitors and agents, and coverage driven stimulus in UVM.
Apply advanced techniques to achieve verification with the highest quality, productivity, and time-to-market.
Apply deep system level understanding to find system architecture bugs, verifying the DUT at multiple levels - from block level to the entire IP and subsystem, with additional emphasis on power (NLP) and performance.
You will work closely with the design, architecture, software, system and validation teams from the early stages of IP definition, to ensure timely delivery of quality designs.
Involvement with Post Silicon Validation and other verification teams.
Requirements:
5+ years of experience in SoC or IP verification
Advanced knowledge of SoC architecture/design, in-depth knowledge of verification flows and broad system view
Expected to have a deep understanding and shown experience in advanced verification processes, including coverage driven and formal methods
Extensive experience with SystemVerilog and UVM
Experience with verification infrastructure development
Scripting and programming experience using several of the following: Perl, Python, Verilog, SystemVerilog, C, C++, and TCL
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8548472
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
16/02/2026
מיקום המשרה: מרכז
סוג משרה: משרה מלאה
דרוש/ה SW Automation & Validation engineer ( C ++)
לחברת הייטק גלובלית ומובילה בתחום AI ו-Vision, דרוש/ה מהנדס/ת אוטומציה וולידציה להשתלבות בצוות חדשני העובד על מערכות מורכבות ופורצות דרך.
מה בתפקיד?
פיתוח ותחזוקה של בדיקות אוטומטיות ותשתיות בדיקה ב- C ++
ולידציה של פיצרים חדשים מקצה לקצה
עבודה צמודה עם צוותי פיתוח וולידציה בארץ ובחול
איתור, ניתוח ותיעוד באגים בסביבת Agile
עבודה עם טכנולוגיות מתקדמות בתחום ה-AI וה-Vision
הזדמנות להשתלב בצוות חזק, לעבוד על מוצרים שמשפיעים על מיליוני משתמשים בעולם, ולשלב עומק טכנולוגי עם סביבת עבודה דינמית.
דרישות:
מה אנחנו מחפשים?
ניסיון של 5-6 שנים בכתיבת בדיקות אוטומטיות ב- C ++
תואר ראשון במדעי המחשב / הנדסת תוכנה או דומה
הבנה מעמיקה בתהליכי בדיקות תוכנה ואוטומציה
היכרות עם CI/CD - יתרון
ניסיון ב- Python / Agile / מערכות מורכבות - יתרון משמעותי. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8548423
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Caesarea
Job Type: Full Time and Hybrid work
Join the Front-End Design Verification team, responsible for validating the most advanced networking silicon in the world. Our team ensures functional correctness, quality, and reliability across the entire design flow. We combine state-of-the-art methodologies with a collaborative, startup-like culture, while being backed by the stability and resources of us.

Your Impact:
Develop advanced verification environments using SystemVerilog and UVM.
Write, run, and debug testbenches to ensure complete functional coverage.
Drive pre-silicon and in-lab debug activities to resolve complex issues.
Collaborate with RTL, architecture, and physical design teams to achieve design closure.
Support methodology development, scripting, and automation to enhance productivity.
Contribute to the success of us, powering the next generation of Internet infrastructure.
Requirements:
Minimum Qualifications:
6+ years of experience in digital logic design verification.
Advanced knowledge of SystemVerilog and UVM.
Strong debug skills both pre-silicon and in-lab.

Preferred Qualifications:
Scripting skills (Python, Perl, TCL, or shell).
Experience with system-level integration (AMBA, PCIe, SPI, I2C, JTAG, CPU).
Basic software knowledge (driver-level).
Basic design knowledge and familiarity with CDC concepts.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8546512
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Caesarea
Job Type: Full Time and Hybrid work
Join the Front-End Design Verification team, responsible for validating the most advanced networking silicon in the world. Our team ensures functional correctness, quality, and reliability across the entire design flow. We combine state-of-the-art methodologies with a collaborative, startup-like culture, while being backed by the stability and resources of us.

Your Impact
Develop advanced verification environments using SystemVerilog and UVM.
Write, run, and debug testbenches to ensure complete functional coverage.
Drive pre-silicon and in-lab debug activities to resolve complex issues.
Collaborate with RTL, architecture, and physical design teams to achieve design closure.
Support methodology development, scripting, and automation to enhance productivity.
Contribute to the success of Cisco Silicon One, powering the next generation of Internet infrastructure.
Requirements:
Minimum Qualifications:
6+ years of experience in digital logic design verification.
Advanced knowledge of SystemVerilog and UVM.
Strong debug skills both pre-silicon and in-lab.

Preferred Qualifications:
Scripting skills (Python, Perl, TCL, or shell).
Experience with system-level integration (AMBA, PCIe, SPI, I2C, JTAG, CPU).
Basic software knowledge (driver-level).
Basic design knowledge and familiarity with CDC concepts.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8546484
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Caesarea
Job Type: Full Time and Hybrid work
Your Impact:
Develop advanced verification environments using SystemVerilog and UVM.
Write, run, and debug testbenches to ensure complete functional coverage.
Drive pre-silicon and in-lab debug activities to resolve complex issues.
Collaborate with RTL, architecture, and physical design teams to achieve design closure.
Support methodology development, scripting, and automation to enhance productivity.
Contribute to the success of Cisco Silicon One, powering the next generation of Internet infrastructure.
Requirements:
Minimum Qualifications:
6+ years of experience in digital logic design verification.
Advanced knowledge of SystemVerilog and UVM.
Strong debug skills both pre-silicon and in-lab.

Preferred Qualifications
Scripting skills (Python, Perl, TCL, or shell).
Experience with system-level integration (AMBA, PCIe, SPI, I2C, JTAG, CPU).
Basic software knowledge (driver-level).
Basic design knowledge and familiarity with CDC concepts.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8546347
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Caesarea
Job Type: Full Time and Hybrid work
Your Impact:

Review micro-architecture specifications.

Supervise verification team members and provide professional guidance.

Implement Verification environment UVM based.

Collaborate with Design engineers to resolve bugs and achieve coverage closure.

Work with the firmware/Lab teams to verify chip flows.

Perform debug, root-cause analysis, and post-silicon validation in the lab.
Requirements:
Minimum Qualifications:

B.Sc./M.Sc. in Electrical Engineering from a top university.

5+ years of experience in the filed.

knowledge with UVM and functional verification methodologies.


Preferred Qualifications:

Experience with MATLAB simulations and bit-exact modeling environments.

Familiarity with mixed-signal systems and environments.

Knowledge and hands-on experience with GLS.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8546204
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Caesarea
Job Type: Full Time and Hybrid work
Join the Front-End Design team, at the core of our development. Our engineers cover the full spectrum of chip design: definition, architecture, micro-architecture, RTL design, verification, signoff, and validation.
We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of whats possible.
We are transforming the industry with a unified, programmable architecture powering our future routing portfolio and shaping the Internet for decades to come.

Your Impact:

Review micro-architecture specifications.

Implement Verification environment UVM based.

Collaborate with Design engineers to resolve bugs and achieve coverage closure.

Work with the firmware/Lab teams to verify chip flows.

Perform debug, root-cause analysis, and post-silicon validation in the lab.
Requirements:
Minimum Qualifications:

B.Sc./M.Sc. in Electrical Engineering from a top university.

3+ years of experience in the filed.

knowledge with UVM and functional verification methodologies.


Preferred Qualifications:

Experience with MATLAB simulations and bit-exact modeling environments.

Familiarity with mixed-signal systems and environments.

Knowledge and hands-on experience with Clock Domain Crossing (CDC).
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8545673
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו