משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
5 טיפים לכתיבת מכתב מקדים מנצח
נכון, לא כל המגייסים מקדישים זמן לקריאת מכתב מק...
קרא עוד >
לא מסתדרים עם הקולגות שלכם בעבודה?
תקשורת שעובדת בשבילך תמשיך לעבוד בשבילך לא רק ב...
קרא עוד >
3 טיפים למציאת עבודה ללא פשרות
המשרה הבאה שלכם היא עוד אבן דרך בקריירה ארוכה. ...
קרא עוד >
לימודים
עומדים לרשותכם
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בסלע בינוי והשקעות בע"מ
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
ניהול ביצוע הפרויקט על כל שלביו.
ניהול תקציב הפרויקט.
ניהול ספקים וקבלני משנה.
ניהול שוטף של מנהלי עבודה, ראשי צוותים, קבלני משנה, נותני שירות, ספקי חומרים ועוד.
דרישות:
הנדסאי/ת או מהנדס/ת בניין או אזרחי- חובה
ניסיון של לפחות 5 שנים בניהול פרויקטים גדולים.
ניסיון מוכח בניהול פרויקטים בתחום הרפואי- מרפאות/בתי חולים/ בתי אבות רפואיים וכו
ניסיון בניהול צוותים ותיאום מול מחלקות שונות בארגון.
יכולת ניהול תקציב ועמידה בלוחות זמנים.
מיומנויות ניהול משא ומתן ויכולת עבודה תחת לחץ. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8570986
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים ביערה פיינר-אבחון והשמה
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
לחברת אנרגיה יזמית ציבורית גלובלית דרוש/ה
מהנדס/ת חשמל

מטה החברה במרכז הארץ
תפקיד המשלב שטח ומשרד באזור מרכז-צפון

תיאור התפקיד:
אחריות על תפעול שוטף של אתרי ייצור האנרגיה של החברה, תוך הבטחת זמינות גבוהה, ביצועים מיטביים ועמידה ביעדי SLA. התפקיד כולל עבודה תפעולית והנדסית בסביבה מרובת אתרים, נסיעות שטח מרובות ועבודה מול ממשקים פנימיים וחיצוניים.

הגדרת התפקיד:
זיהוי תקלות וביצוע ניתוח שורש תקלה (RCA) ותיעדוף הטיפול.
ניהול ותיאום טיפול בתקלות מול צוותי שטח, קבלני שירות וספקים.
בניית תכניות עבודה שנתיות ורבשנתיות, כולל תחזוקה מונעת והשבתות יזומות.
בניית Roadmap תפעולי לאתרים קיימים ולמערכות אגירה עתידיות.
הפקת דוחות תפוקה תקופתיים וניתוח ביצועים.
כתיבת נהלים, תכניות אחזקה ודוחות טיפול.
הכנת דוחות הנהלה והצגתם לפי הצורך.
פיקוח על עבודות המתבצעות בשטח.
שדרוג ואפיון מערכות.
עבודה שוטפת מול מחלקת הנדסה, צוותי O M והקמה, קבלנים, חברת החשמל וספקי ציוד.
דרישות:
תואר בהנדסת חשמל - חובה. תואר שני-יתרון
רישיון חשמלאי מתח גבוה - חובה
ניסיון באנרגיה מתחדשת - חובה
ניסיון בתפעול ותחזוקת מתקני אנרגיה
ניסיון בעבודה עם מערכות חשמל מורכבות
ניסיון בעבודה עם מערכות בקרה וניטור
ניסיון במערכות אגירה
ניסיון בעבודה מול חברת החשמל / נגה
ניסיון במערכות SCADA
אנגלית ברמה גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8553116
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בהקריה הרפואית רמב"ם
מיקום המשרה: חיפה
- השתלבות במחלקת אחזקה בקריה הרפואית רמב"ם
- אחזקה ותיקון מערכות מיזוג אוויר תעשייתיות
דרישות:
- ניסיון קודם של 3 שנים לפחות בתחומים הבאים: יטאות/מפוחים/משאבות/ חשמל/מזגנים (AW ומפוצלים) או תחום קשור
- רישיון חשמלאי בתוקף
- אנגלית - ברמה טובה, קריאה טכנית
- עברית - שליטה מלאה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8521665
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
Location: Haifa
Job Type: Full Time
Poranne Lab, Schulich Faculty of Chemistry, Technion Israel Institute of Technology
Appointment: Full-time
Start date: Flexible (preferably by early 2026)
About the Lab:
The Poranne Group is a computational physical organic chemistry group that develops and applies machine learning methodologies to advance discovery and understanding in chemistry. Our research focuses on interpretable deep learning, molecular representations, and chemistry-aware models that connect data-driven insights with fundamental chemical understanding. The group operates at the interface of computational organic chemistry, machine/deep-learning, and data science. For more information, visit our website
Position Summary:
We are seeking a highly motivated Lab Engineer/Research Associate to take a leading role in our labs research activities. The successful candidate will be responsible for developing and applying machine learning models for molecular and physical systems and training graduate and undergraduate researchers.
Key Responsibilities:
Conduct collaborative research in machine learning for chemistry and materials.
Develop interpretable ML architectures and model analysis tools for scientific data.
Supervise and train graduate students and contribute to their technical and professional development.
Assist in the writing of research articles, technical reports, and grant proposals.
Contribute to data curation, model implementation, and computational infrastructure management.
Requirements:
Essential qualifications:
M.Sc. or Ph.D. in Computer Science, Computational Chemistry, Bioinformatics, Physics, or a related field.
Strong proficiency in Python and key ML/scientific libraries (PyTorch, JAX, TensorFlow, NumPy, pandas, PyTorch Geometric, RDKit, etc.).
Solid understanding of software engineering best practices (version control, testing, packaging, CI/CD).
Experience with DevOps/MLOps tools (including Docker, Kubernetes, MLflow, DVC, etc.).
Demonstrated experience applying ML to scientific or engineering data (e.g., molecular simulations, protein structures, reaction networks, spectroscopy, materials data).
Comfortable working in Linux-based development environments and with cloud/HPC systems.
Preferred qualifications:
Experience with AI models for molecules or materials (e.g., graph neural networks, equivariant networks, molecular transformers).
Familiarity with scientific data formats and repositories (PDB, PubChem, ChEMBL).
Exposure to computational chemistry or structural biology workflows.
Contributions to open-source scientific software or AI toolkits.
Strong cross-disciplinary communication skills and intellectual curiosity.
Experience mentoring students or coordinating research teams.
Interest or experience in scientific writing.
What We Offer:
The Schulich Faculty of Chemistry provides a vibrant and collaborative research community at one of Israels leading scientific institutions.
The Poranne Group offers access to state-of-the-art computational resources and a strong network of collaborations across chemistry, physics, and computer science. Our group provides a supportive and intellectually stimulating atmosphere, emphasizing creativity, rigor, and teamwork. In our group, you will enjoy the chance to shape next-generation tools to address problems at the intersection of AI, theory, and experiment, as well as the freedom to explore creative research directions aligned with the labs mission.
Salary will be commensurate with qualifications and experience, following Technion guidelines.
How to Apply
Interested candidates should submit the following materials to Prof. Renana Poranne:
A cover letter describing research interests, experience, and motivation.
Curriculum vitae (including publications).
Contact information for two or more references.
Applications will be reviewed on a rolling basis until the position is filled.
*
This position is open to all candidates.
הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8549757
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 2 שעות
דרושים בBINSHTOK-שרותי יעוץ
לארגון גדול ומובילת בתחומו הממוקם בזכרון יעקב דרוש/ה מהנדס/ת PCL מנוסה
לפיתוח ותחזוקת תוכנת בקרה למערכות סינון ומיזוג מתקדמות למקלטים ורכבים צבאיים.
מהות התפקיד:
פיתוח ותחזוקת תוכנת PLC לאורך מחזור חיי המוצר
אינטגרציה של חיישנים, מנועים ויחידות בקרה
ביצוע בדיקות, Commissioning ותמיכה בשטח
עבודה עם פרוטוקולי תקשורת תעשייתיים ופתרון תקלות
כתיבת תיעוד טכני ושיתוף פעולה עם צוותי הנדסה
דרישות:
תואר בהנדסת חשמל/אלקטרוניקה/מחשבים
2+ שנות ניסיון בפיתוח PLC
ניסיון עם Siemens - יתרון משמעותי
אנגלית ברמה גבוהה
נכונות לנסיעות מדי פעם המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8568880
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים באופטימייז פלאן
מיקום המשרה: חיפה
קבוצת Master Plan מגייסת כלכלן/ית מתחיל/ה להשתלבות בתפקיד מגוון ומשמעותי, הכולל נגיעה בעולם העסקי, הפיננסי והתפעולי כאחד.
זו הזדמנות מעולה לבוגרים/ות טריים/ות שרוצים להתחיל את הקריירה במקום שמאמין בלמידה, קידום והתפתחות מקצועית.

מה עושים ביומיום?
ניהול פרויקטים בפן הכלכלי לרבות הגשת החשבונות, גביה, ובקרה.
הכנת הצעות מחיר, בדיקת חוזים ובחינות כדאיות.
עבודה עם פורטלים פיננסיים (סאפ, סיגמנט, ניפנדו וכדומה).
ניהול שוטף של תקציב ותזרים ויצירת כלים תומכי החלטה ללקוחות החברה.

מה אנחנו מציעים?
התפקיד הראשון האולטימטיבי- היכרות עם עולם התשתיות, הכנה ובקרה על תקציבים וניהול שוטף.
סביבת עבודה מקצועית ומתקדמת.
חברה צומחת עם הזדמנויות רבות למצטיינים.
דרישות:
תואר ראשון בכלכלה / מנהל עסקים / תחום רלוונטי - חובה
שליטה טובה באקסל חובה
יכולת חשיבה ועבודה עצמאית, סדר וארגון וניהול משימות במקביל.
היכרות עם עולם התכנון והתשתיות - יתרון.
היכרות עם מערכות פיננסיות ופורטלים ממשלתיים - יתרון המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8497600
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בבזן - בתי זיקוק לנפט
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
לקבוצת בזן חיפה דרוש/ה בוחנ/ת פיקוח איכות
התפקיד כולל:
אחריות על בקרת האיכות המכנית, במכלולי הציוד וקווי הצנרת במתקני הייצור שבתחום אחריותו.
מעקב אחרי מנגנוני כשל מכני.
הערכת נזקים והצעות תיקון בעת תקלה.
מעקב ובדיקות על ייצור מחדש ותיקונים.
תהליכי ריתוך, טיפולים תרמיים, בדיקות ללא הרס.
בדיקת התאמת חומרי גלם למפרט/תקן/שרטוט המתבקש.
בדיקות חיצוניות של מכלולי ציוד וקווי צנרת תוך כדי עבודת המתקנים.
בדיקת כיול שסתומי מבטח.
מעקב על ביצוע בדיקות ממשלתיות במתקנים.
כתיבת דרישות תיקון בעת תלקה וליווי בזמן הביצוע.
דרישות:
מהנדס/הנדסאי מכונות עם ניסיון בתעשייה ובפרט בתחום האיכות או מתכת.
ניסיון של 3 שנים בתעשייה הפטרוכימית.
כושר פיזי סביר, עם מסוגלות עבודה בגובה וחלל מוקף בסביבת מתקנים.
הכרות בסיסית עם בדיקות NDT.
יכולת לביצוע עבודה באופן עצמאי.
יחסי אנוש ויכולת עבודה בצוות. יכולת להפעיל צוותי קבלנים. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8527790
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים באלביט מערכות
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
למינהל תוכנה בחטיבת כלי טיס באתר חיפה דרוש.ה מהנדס.ת תוכנה לפיתוח Low-Level Software בסביבת Real-Time Embedded
תחומי אחריות:
פיתוח Board Support Package לכרטיסי חומרה
הרמת מערכות הפעלה rt למעבדים מרובי ליבות
עבודה בשיתוף פעולה עם מהנדסי חומרה, קושחה, מערכת ואפליקציות
אחריות לאורך כל חיי הפיתוח כולל איפיון, תכן, דרישות ובדיקות
דרישות:
תואר ראשון בהנדסת תוכנה / מדעי המחשב / הנדסת מחשבים - חובה
ניסיון של 3 שנים לפחות בפיתוח BSP בשפת C - חובה
ניסיון בפיתוח עם מערכות RTOS כגון Linux / VxWorks / Integrity - יתרון
הכרות עם סטנדרטים תעופתיים בתעשייה הביטחונית - יתרון
יכולת למידה עצמאית ומהירה
יכולת עבודה בצוות ותקשורת בין-אישית מצוינת
יכולת פתרון בעיות וחשיבה יצירתית

*המשרה מיועדת לגברים ונשים כאחד
**פניות מתאימות בלבד יענו המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8494076
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בהרקלס גיוס השמה
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
תיאור התפקיד:
מהנדס/ת ה- QA יתמוך/תתמוך בפעילויות אבטחת האיכות השוטפות, על מנת להבטיח כי המכשירים הרפואיים מיוצרים ומתועדים בהתאם למערכת ניהול האיכות של החברה ולדרישות הרגולטוריות הרלוונטיות.
התפקיד מתאים לאיש מקצוע יסודי/ת, מדויק/ת ובעל/ת אוריינטציה גבוהה לפרטים, עם ניסיון של כ-3 שנים בתחום ה- QA בסביבת מכשור רפואי.

תחומי אחריות מרכזיים:
סקירה ואישור של רשומות היסטוריית מכשיר (DHR) ותיעוד אצוות ייצור
ניהול ובקרה של רישומי איכות בהתאם לדרישות מערכת ניהול האיכות (QMS)
תמיכה בטיפול בחריגות ובתהליכי CAPA
תמיכה בפעילויות RMA ובחקירת מוצרים שהוחזרו
טיפול בתלונות לקוחות ותיעוד שיחות שירות
סיוע בתהליכי איכות ספקים ובחינת תיעוד רלוונטי
תמיכה בפעילויות הדרכת עובדים, כולל ניהול רישומי הדרכה ומעקב אחר עמידה בדרישות
הבטחת עמידה בהליכים פנימיים ובתקנים רגולטוריים
תמיכה והשתתפות בביקורות פנימיות וחיצוניות
דרישות:
ניסיון של לפחות 3 שנים כמהנדס/ת QA בחברת מכשור רפואי
היכרות עם מערכת ניהול איכות ודרישות רגולטוריות בתחום המכשור הרפואי
תשומת לב גבוהה לפרטים
כישורי ארגון וניהול זמן מצוינים
מוסר עבודה גבוה ויכולת עבודה עצמאית ובצוות המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8560857
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 2 שעות
מיקום המשרה: מספר מקומות
דרוש/ה Embedded software engineer מנוסה
התפקיד כולל פיתוח מערכות משובצות בזמן אמת, עבודה צמודה עם צוותי חומרה ותוכנה, וליווי מלא של המוצר משלב התכנון, דרך הפיתוח ועד הייצור.
עבודה משותפת עם צוותי HW ו-SW להגדרת דרישות מערכת ותכנון ארכיטקטורה.
ביצוע תהליכי Board Bring-Up והטמעת BSP (Board Support Package) בכלל מוצרי החברה.
פיתוח, אינטגרציה ואופטימיזציה של רכיבי BSP למערכות משובצות.
ביצוע אינטגרציה בין חומרה לתוכנה והבטחת ביצועי מערכת מיטביים.
עבודה מעשית עם Embedded Linux ופיתוח Linux BSP, כולל Yocto / Buildroot, דרייברים, Bootloader ו-Device Tree.
מימוש ובדיקת פרוטוקולי תקשורת כגון UART, SPI, I2C.
שימוש בכלי מדידה (אוסצילוסקופ, מולטימטר, Logic Analyzer) לצורך בדיקות, ולידציה ודיבוג.
תמיכה מלאה במחזור חיי המוצר - משלב אב טיפוס ועד ייצור.
איתור ופתרון תקלות ברמת מערכת, כולל אינטראקציה בין חומרה לתוכנה.
עבודה מול צוותים רב-תחומיים לשיפור ואופטימיזציה של ביצועי המערכת.
דרישות:
לפחות 5 שנות ניסיון בפיתוח מערכות משובצות בזמן אמת בשפות C / C ++.
ניסיון מעשי ומעמיק בעבודה עם FreeRTOS.
ניסיון מוכח בפרוטוקולי תקשורת: UART, SPI, I2C (
ניסיון משמעותי באינטגרציה בין תוכנה לחומרה.
ניסיון בעבודה עם כלי מדידה: אוסצילוסקופ, מולטימטר ו-Logic Analyzer.
יכולת קריאה והבנה של סכמות אלקטרוניות.
יכולות אנליטיות גבוהות, פתרון בעיות ועבודה עצמאית ובצוות.
יתרון משמעותי:
ניסיון בעבודה עם בקרי STM32.
ידע וניסיון בטכנולוגיות BLE ו-Wi-Fi.
ניסיון בפיתוח Embedded Linux ו- Linux BSP, כולל Yocto / Buildroot. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8475133
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים ברכבת ישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
הבטחת תחזוקה שוטפת ויעילה של מערכות, מתקני עזר וציודי בדיקה לתחזוקת הצי הנייד, לטובת עמידה בסטנדרט ותקנים, יעילות התפעול בהתאם לצרכי הארגון ועל פי כללי הבטיחות ונהלי רכבת ישראל
דרישות:
דרישות סף:
מהנדס/ת מכונות
ניסיון של שנתיים לפחות בניהול פרויקטים בתחום שדרוג ותחזוקת תשתיות/ מערכות

דרישות המהוות יתרון:
ניסיון בתהליכי רכש ציוד תחזוקה/ מכונות עבור תחזוקת ציוד רכבתי/ תעופה/ רכב כבד
ניסיון בכתיבת הוראות טכניות לתחזוקת ציוד ייעודי
ניסיון בכתיבת מפרטים טכניים לרכש ציוד ייעודי בארץ/ חו"ל
ניסיון בעבודה בתוכנת AUTOCAD

דרישות נוספות לתפקיד:
כושר ביטוי בכתב ובעל פה בשפה האנגלית ברמה טובה
מיקום: חיפה
ניתן להגיש מועמדות עד ליום 15/03/2026

הערה:
למטרת ייצוג הולם ברכבת ישראל, בגיוס למשרה זו תינתן עדיפות למועמדים הבאים: בני האוכלוסייה הערבית, הדרוזית, מי שהוא או שאחד מהוריו נולדו באתיופיה, נשים, בני האוכלוסייה החרדית, אנשים עם מוגבלות משמעותית כהגדרתה בחוק שוויון הזדמנויות לאנשים עם מוגבלות, התשנח - 1998 ונכי צהל המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8567771
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 2 שעות
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה ופרילנס
רכז/ת תכנון הנדסי של פרויקטים העוסקים בתכנון ניקוז כבישים ותשתיות בתאגיד הנדסי בריטי
תכנון והנדסה: תכנון מפורט של תשתיות מים, ביוב, מערכות ניקוז, והסדרת נחלים עבור שכונות, כבישים ומסילות.
בקרת איכות: הבטחת תוצרי תכנון וביצוע לפי תקנים ורגולציה.
ניהול פרויקטים: ליווי פרויקטים משלב התכנון ועד הביצוע בשטח.
משרה מלאה / גמישה
תנאי שכר מעולים + רכב וקרן השתלמות
דרישות:
השכלה: תואר ראשון בהנדסה אזרחית/סביבתית עם התמחות במים/הידרולוגיה, או מהנדס/ת/הנדסאי/ת מים.
תוכנות: שליטה ב-AutoCAD, וניסיון עבודה ב-Civil 3D.
ניסיון: 3-10 שנים בתכנון מערכות מים, ניקוז או הידרולוגיה.
כישורים: יכולת הובלת צוותים, ניהול מו"מ מול קבלנים, ידע ברגולציה סביבתית.
אנגלית ברמה גבוהה - חובה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8564460
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 2 שעות
דרושים בא.א שירותי השמה - כח אדם
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה ומשמרות
טיפול במכונות הייצור ומערכות תומכות
אחזקה מונעת ושבר
תכן מכני
ניהול אחזקה
דרישות:
ניסיון כמכונאי אחזקה- 3 שנים לפחות במפעל תעשייתי מסורתי
ניסיון בהידראוליקה ופנאומטיה
עבודה בצוות ותחת לחץ
יצירתיות ומציאת פתרונות
יום א- 08.-16
ב-ה-07-16
יום ו- 07-12
הגעה עצמאית
שכר לשעה 60-75 שקל שעה
עבודה במשמרות או משרת בוקר בלבד המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8501525
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 2 שעות
דרושים בחד ייעוץ שירותי כח אדם והשמה
תנאים נוספים: מספר סוגים
הובלת פרויקטים מסחריים משולבים מקצה לקצה, הכוללים בינוי ומערכות אלקטרומכניות: מיזוג אוויר, חשמל וצנרת.
אחריות מלאה על כלל שלבי הפרויקט משלב הייזום, דרך התכנון והביצוע ועד למסירה ללקוח.
עבודה יומיומית מול לקוחות מקומיים ובינלאומיים: בניית מערכות יחסים, ליווי צמוד ופתרון אתגרים בשטח.
ניהול ישיבות, הובלת תהליכי עבודה מסודרים ושמירה על איכות ובטיחות ברמה הגבוהה ביותר.
ניהול תקציבים מקצה לקצה, הוזלת עלויות ותמחורים, לצד תפעול וליווי לוגיסטיקה ורכש לפי צורך.
עבודה עם תוכניות ושרטוטים, תיאום מול מנהלי עבודה וקבלני משנה מקומיים וזרים.
דרישות:
מהנדס/ת מכונות או אזרחי/ת או חשמל חובה.
ניסיון מוכח בניהול פרויקטים אלקטרומכניים בקנה מידה גדול.
ניסיון בעולמות הרכש והלוגיסטיקה.
יכולת מוכחת בניהול תקציבים ועבודה עם קבלני משנה. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8436699
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 2 שעות
דרושים בקורן טק טכנולוגיות
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
התפקיד כולל אפיון ויישום תוכניות בדיקה מקיפות לבדיקות מערכות משולבות תוכנה / חומרה,
ניתוח תוצאות הבדיקות, דיווח ומעקב אחר באגים, תיעוד ובקרת תהליכי הבדיקה
דרישות:
ניסיון כבודק/ת תוכנה חובה.
ניסיון בבדיקות ידניות ברמת מערכת.
הבנה טובה במערכות rt ותקשורת RF.
ניסיון בעבודה עם כלי ניהול בדיקות.
יכולת עבודה עצמאית, חשיבה יצירתית וגמישות תפקודית.
עמידה בלחצים ויכולת לתפקד בסביבה דינמית.
הבנה מעמיקה בתהליכי פיתוח ובדיקות תוכנה.
ניסיון בעבודה עם מערכות מל"טים או מערכות אוטונומיות.-יתרון
היכרות עם מערכות שליטה ובקרה - יתרון
ניסיון בבדיקות אינטגרציה במעבדה- יתרון המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8416966
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Maintain and upgrade emulation models and infrastructure and act as a primary interface to emulation vendors.
Explore emulation methodologies, gather feedback from the team and customers, and implement emulation workflows and methodologies.
Create tooling and automation to support emulation EDA tools, licensing, and job management in our company infrastructure.
Support emulation team members with debugging hardware, tooling, and project-specific issues.
Help to bring up external interfaces (e.g., DDR, PCIe, Ethernet, etc.) on the emulation platforms and create standalone test cases for tool issues encountered in the emulation compile and runtime flows.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
3 years of experience with Emulation systems (ZeBu Server, Palladium, Veloce), compilation, debug, performance and methodology enhancements.
Experience with coding and scripting in C, C++, Perl, TCL, or Python.
Experience with coding in Verilog/SystemVerilog for design.
Experience with associated EDA tools, automation, and flow enhancements.
Experience with design debug tools (e.g., Verdi, Verisium).

Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with hardware verification concepts and tools (simulation, coverage, assertions, understanding of CPU Arch, SoC, Fabric, Networking).
Experience in embedded software and firmware (Linux drivers, Firmware validation).
Experience with Hybrid Emulation or Speed Bridges.
Experience with FPGA systems (e.g., EP, HAPS, Protium), compilation, debug, performance and methodology enhancements.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544529
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a CPU Workload Analysis Researcher within our company Cloud's MSCA organization, you will be integral to developing silicon solutions powering our company's direct-to-consumer products. You will join a Research and Development team focused on analyzing and profiling workloads requirements within the company Cloud environment. Your role will involve conducting in-depth research on CPU optimization, feature development, and ML usages over compute platforms, contributing to identifying key areas of investment and future opportunities. This role offers a unique opportunity to perform groundbreaking research with a significant impact on both research methodologies and industry products, within the server chip architecture team. Your work will directly influence the next generation of hardware experiences for millions of our company users and Cloud customers.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan and execute detailed analysis of CPU workloads within the company Cloud infrastructure, analyze trends and map future requirements.
Collaborate closely with architecture and modeling owners to understand design specifications and identify critical scenarios related to CPU performance and efficiency.
Develop and implement custom workload generation tools and methodologies to simulate real-world usage patterns on our company Cloud platforms.
Analyze the impact of machine learning applications on CPU usage, identifying opportunities for optimization and feature enhancements.
Lead the investigation and development of metrics to measure CPU performance and efficiency, presenting findings to stakeholders and contributing to strategic decisions.
Requirements:
Minimum qualifications:
PhD in Electrical and Electronics Engineering, or equivalent practical experience.
2 years of experience with software development in C++ programming language.
1 years of experience with data structures or algorithms.
Preferred qualifications:
Experience in performance modeling, performance analysis, and workload characterization.
Experience applying machine learning techniques and inference usage models on hardware.
Expertise in CPU architecture disciplines such as branch prediction, prefetching, value prediction, and caching policies.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544223
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
In this role, you will conduct Place and Route experiments and sensitivity analyses to influence standard cell library architecture, metal stack definitions, and design rules. You will collaborate with Foundry, IP, and Architecture teams to identify Power, Performance, and Area (PPA) bottlenecks and drive System Technology Co-Optimization (STCO) initiatives.
Your work will involve performing high-fidelity physical implementation sweeps, analyzing the impact of scaling boosters, and developing automated methodologies to quantify PPA gains. By navigating the trade-offs between process complexity and design performance, you will ensure our companys hardware achieves efficiency and power density.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Execute high-fidelity Place and Route experiments to evaluate the PPA impact of advanced process features, library architectures, and design rule variations on datacenter-class IP.
Drive Design Technology Co-Optimization by collaborating with foundries and internal technology teams to define optimal metal stacks, track heights, and scaling boosters (e.g., backside power delivery, buried power rails).
Quantify process entitlement through systematic benchmarking of logic and memory macros, identifying bottlenecks in power density and timing closure for next-generation nodes.
Develop automated physical design methodologies and flows to accelerate technology pathfinding and enable rapid what-if analysis of emerging transistor architectures.
Influence System Technology Co-Optimization by partnering with Hardware Architects and Circuit Designers to translate process-level innovations into system-level performance gains.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
2 years of experience in Physical Design (RTL-to-GDS) or Technology Development, focusing on advanced nodes (e.g., 7nm, 5nm, or below).
Experience with industry-standard Place and Route (P&R) tools and Static Timing Analysis (STA) tools.
Experience in CMOS device physics, FinFET/nanosheet architectures, and the impact of layout parasitics on PPA.
Experience in scripting and automation using Tcl and Python (or Perl) to manage design sweeps and data extraction.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience in Design Technology Co-Optimization (DTCO), including standard cell library characterization, metal stack optimization, and evaluation of scaling boosters (e.g., backside power delivery).
Experience working with major foundry technology files (PDKs) and interpreting Design Rule Manuals (DRM) to guide physical implementation.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544218
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a CPU Design Verification Engineer, you will work as part of a Research and Development team building verification components, constrained-random testing, system testing, and verification closure. As part of our server chip design team, you will verify complex digital designs. You will collaborate with design and verification engineers in active projects and perform verification. You will be responsible for the full lifecycle of verification which can range from verification planning, test execution, or collecting and closing coverage.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog or formally verify designs with SystemVerilog Assertions (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for stimulus and corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Apply close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
Experience creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at Register Transfer Level (RTL) level using SystemVerilog or Specman/E for Field Programmable Gate Arrays or ASICs.
Preferred qualifications:
Masters degree in Electrical Engineering or Computer Science.
Experience with Universal Verification Methodology (UVM), SystemVerilog, or other scripting languages (e.g., Python, Perl, Shell, Bash, etc.).
Experience with CPU implementation, assembly language, or compute SOCs.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544216
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Our portfolio spans CPU, TPU, Networking and other key data center technologies, which power our company's most demanding Compute and AI/ML applications.
In this role, youll work to shape the future of strategic Data Center silicon. Youll be an early and key contributor in a nascent high-growth team that pushes boundaries, developing advanced custom IP and solutions. You will require expertise in one or more of the following areas: wireline communications, analog circuit design, Digital Signal Processor (DSP) design and algorithms, signal integrity, transmission line theory, advanced analog and mixed-signal modeling, high-speed clocking, Clock and Data Recovery (CDR), equalization, high-speed input/output (IO) industry standards. Your role has a significant component of cross-collaboration with a broad set of cross-functional organizations. You'll bring out the best in the team to deliver designs that serve many of our companys advanced data center products.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Architect and design high-speed analog/digital circuits (ADC, DAC, PLL, CDR, DSP), including optimizing for Power, Performance, and Area (PPA).
Model and simulate channel behavior (S-parameters), signal integrity, and jitter using tools like MATLAB.
Bring up new silicon, characterize performance, and test for electrical compliance in lab environments.
Work with packaging, board design, and firmware teams to ensure seamless integration into System-on-Chips (SoCs).
Adhere to standards like IEEE or OIF for high-speed protocols and optimize power consumption.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience in analog mixed signal or high-speed IO development.
Experience defining and taking to High Volume Manufacturing (HVM) leading edge mixed-signal or high-speed IO designs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on wireline silicon architecture and design.
Experience with technical innovation in mixed-signal and high-speed IO solutions.
Experience working on high-performance, data center class IP, from concept through high-volume deployment.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544213
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SVA and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, or a related field.
Experience with verification techniques, and the full verification life cycle.
Experience with performance verification of ASICs and ASIC components.
Experience with Application-Specific Integrated Circuit (ASIC) standard interfaces and memory system architecture.
Experience in four or more System on a chip (SOC) cycles.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544210
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work to shape the future of the Data Center silicon. Our portfolio spans CPU, TPU, Networking and other key data center technologies, which power our company's most demanding Compute and AI/ML applications. You will be a key contributor in the growth team, developing advanced custom IP and solutions. We seek experienced applicants with expertise in one or more of the following areas: wireline communications, analog circuit design, DSP design and algorithms, signal integrity, transmission line theory, advanced analog and mixed-signal modeling, high-speed clocking, Clock and Data Recovery (CDR), equalization, high-speed IO industry standards. You will collaborate with a set of cross-functional organizations. You will serve many of our companys advanced data center products.The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users, Cloud customers and the billions of people who use our companyservices around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Architecture and design of high-speed analog/digital circuits (ADC, DAC, PLL, CDR, DSP), including optimizing for Power, Performance, and Area (PPA).
Model and simulate channel behavior (S-parameters), signal integrity, and jitter using tools like MATLAB.
Bring up new silicon, characterizing performance, and testing for electrical compliance in lab environments.
Work with packaging, board design, and firmware teams to ensure integration into System-on-Chips (SoCs).
Adhere to standards like Institute of Electrical and Electronics Engineers(IEEE) or Optical Internetworking Forum (OIF) for protocols and optimizing power consumption.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
10 years of experience in analog mixed signal and high-speed Input/Output development.
Experience defining and taking to High Volume Manufacturing(HVM) leading edge mixed-signal or high-speed IO designs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science.
Experience in mixed-signal and high-speed Input/Output (IO) solutions.
Experience working on high-performance, data-center class IP, from concept through high-volume deployment.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544208
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Lead a complex ASIC subsystem and understand how it interacts with software and other ASIC subsystems to implement groundbreaking data center networks.
Define high-performance hardware/software interfaces. Write micro architecture and design specifications.
Define efficient micro-architecture and block partitioning/interfaces and flows.
Implement designs in SystemVerilog.
Collaborate closely with software, verification, and physical design stakeholders to ensure the designs are complete, correct, and performant.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, a related field, or equivalent practical experience.
4 years of experience architecting networking ASICs from specification to production.
Experience developing RTL for ASIC subsystems.
Experience in micro-architecture, design, verification, logic synthesis, and timing closure.
Preferred qualifications:
Experience architecting networking switches, end points, and hardware offloads.
Experience working with design networking like Remote Direct Memory Access (RDMA) or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience working with software teams optimizing the hardware/software interface.
Proficiency in TCP, IP, Ethernet, PCIe, DRAM, Network on Chip (NoC) principles and protocols.
Proficiency in a procedural programming language (e.g., C++, Python, Go).
Understanding of packet classification, processing, queueing, scheduling, switching, routing, traffic conditioning, and telemetry.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544206
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As part of our Server Chip Design team, you will use your ASIC design experience to be part of a team that creates the SoC VLSI design cycle from start to finish. You will collaborate closely with design and verification engineers in active projects, creating architecture definitions with RTL coding, and running block level simulations.
As a Design Team Manager within the Server Chip Design team, you will oversee the IP and SoC VLSI design cycle from architecture to production. In this role, you will own and manage IP, subsystems and SoC development, leading a group of designers and design tech leads.
You will be responsible for mentoring and developing team members and tech leads while driving improvements in leadership, technical execution, and design flows.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Manage a team of tech leads and designers. Develop and mentor team members, and communicate and co-work with multi-disciplined and multi-site teams.
Lead design activities at IPs, subsystems, and SoC.
Plan, execute, track progress, assure quality, and report status of the assigned activity.
Work closely with internal customers and support multiple activities and deliverables.
Assure and manage deliverables quality at all RTL design categories including reviews, static checks, design for physical design, power, etc.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, a related field, or equivalent practical experience.
10 years of experience in RTL design cycle from IP to SoC, from specification to production.
8 years of experience in execution teams management.
Experience in the following areas: RTL design, design quality checks, physical design aspects of RTL coding, and power.
Preferred qualifications:
Experience with synthesis techniques to optimize Register-Transfer Level (RTL) code, performance and power as well as low-power design techniques.
Experience with a scripting language like Python or Perl.
Experience with design for test and its impact on design and physical design.
Knowledge of SOC architecture and assertion-based formal verification.
Knowledge of high performance and low power design techniques.
Knowledge of one of these areas: PCIe, UCIe, DDR, AXI, CHI, Fabrics, ARM processors family.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544202
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a research and development team. You will build verification components, constrained-random testing, system testing, and verification closure. You will verify digital designs, collaborate with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner cases and expose all types of bugs. You will manage the full lifecycle of verification which can range from verification planning, test execution, or collecting and closing coverage.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog or formally verify designs with strategic value add (SVA) and industry-leading formal tools.
Identify and write all types of coverage measures for stimulus and corner cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in electrical engineering or equivalent practical experience.
4 years of experience working with design networking like remote direct memory access (RDMA) or packet processing and system design principles for low latency, throughput, security, and reliability.
Experience creating and using verification components and environments in standard verification methodology.
Preferred qualifications:
Experience in verifying digital systems using standard internet protocol (IP) components or interconnects (e.g., microprocessor cores, hierarchical memory subsystems).
Experience in transmission control protocol (TCP), IP, ethernet, PCIE, and dynamic random-access memory (DRAM), network on chip (NoC) principles and protocols.
Experience in estimating performance by analysis, modeling, and network simulation in defining and driving performance test plans.
Experience with verification techniques and the full verification lifecycle.
Experience with performance verification of ASICs and ASIC components.
Experience with ASIC standard interfaces and memory system architecture.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544199
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define, develop and execute post-silicon validation content on both pre-silicon setups and real silicon platforms in the lab.
Drive silicon from being a chip towards becoming a product.
Debug and investigate issues along cross-functional teams such as Firmware (FW), Software (SW), Design, Design Verification (DV), Architecture (ARCH) and multiple production teams.
Provide a quality functional coverage for our company designs.
Test Development and Automation, Design, implement, and maintain validation tests using scripting and programming languages (e.g., Python, C/C++) to verify SmartNIC functionality and performance.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical/Computer Engineering, Computer Science, related field, or equivalent practical experience.
5 years of experience with functional tests for silicon validation (i.e., writing in C or C++).
5 years of experience in silicon bring-up, functional validation, characterizing, and qualifying silicon.
Preferred qualifications:
Experience with hardware prototyping, including hardware/software integration (i.e., pre-silicon use of emulation, software-based test, and diagnostics development).
Experience and knowledge in packet processing, data path, packet buffering, scheduler, networking protocols offload engine.
Knowledge in L1/L2 layers, Ethernet SerDes, MAC+PCS.
Knowledge of System on a chip (SoC) architecture, including boot flows and embedded processors/firmware.
Ability to focus on validating key features, including Ethernet interface (SerDes, MAC + PCS) PCIe high-speed interface, network protocols (e.g., Ethernet, RDMA, NVMe), packet processing, data path, packet buffering, and embedded processors/firmware.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544195
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Drive the sign-off timing convergence for high-performance designs.
Set up the timing constraints, define the overall static timing analysis (STA) methodology, set up the STA infrastructure and sign-off convergence flows, and work closely with block owners throughout the project for sign-off timing convergence.
Work with logic designers to drive architectural feasibility studies, develop timing, and explore RTL/design trade-offs for physical design closure.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, a related technical field, or equivalent practical experience.
8 years of experience with static timing analysis, including sign-off corner definitions, process margining, interface timing constraints, timing convergence, and frequency goals setup with technology scaling.
Experience in constraints development for sub systems or SOC.
Preferred qualifications:
Experience with full-chip static timing analysis and timing closure.
Experience with scripting languages (e.g., Python, Perl, or TCL).
Experience with ASIC physical design flows and methodologies, including synthesis, place and route (P&R), static timing analysis (STA), formal verification, and clock domain crossing (CDC).
Knowledge of semiconductor device physics and transistor characteristics.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544192
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will use your Application-Specific Integrated Circuit (ASIC) design experience to be part of a team that develops the ASIC SoC from Plan of Record (POR) to Production. You will be creating SoC Level micro architecture definitions, RTL coding and will do all RTL quality checks. You will also have the opportunity to contribute to design flow and methodologies. You will collaborate with members of architecture, software, verification, power, timing, synthesis dft etc. You will face technical tests and develop/define design options for performance, power and area.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Define the SoC/block level design document such as interface protocol, block diagram, transaction flow, pipeline, etc.
Perform Register-Transfer Level (RTL) development (e.g., coding and debug in Verilog, System Verilog), function/performance simulation debug and Lint/Cyber Defense Center/Formal Verification/Unified Power Format checks.
Participate in synthesis, timing/power closure, and Application-Specific Integrated Circuit (ASIC) silicon bring-up.
Participate in test plan and coverage analysis of the block and SOC-level verification.
Participate in architecture feedback.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience with digital logic design principles, RTL design concepts, and languages such as Verilog or SystemVerilog.
Experience with logic synthesis techniques to optimize RTL code, performance and power including low-power design techniques.
Experience with design sign off and quality tools (e.g., Lint, CDC, etc.).
Experience with SOC architecture.
Experience in logic design.
Preferred qualifications:
Master's degree or PhD in Computer Science or a related technical field.
Knowledge in one of these areas: Peripheral Component Interconnect Express (PCIe), Universal Chiplet Interconnect Express (UCIe), Double Data Rate (DDR), Advanced Extensible Interface (AXI), or Advanced RISC Machines (ARM) processors family.
Knowledge of high performance and low power design techniques.
Knowledge of assertion-based formal verification.
Excellent problem-solving and debugging skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544190
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, and system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning and test execution to collecting and closing coverage.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.

We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SVA and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for FPGAs or ASICs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, or a related field.
Experience with verification techniques, and the full verification life cycle.
Experience with performance verification of ASICs and ASIC components.
Experience with Application-Specific Integrated Circuit (ASIC) standard interfaces and memory system architecture.
Knowledge of CPU/Processor architectures (e.g., pipeline, cache, memory subsystem, instruction sets, exceptions) like ARM, X86 or RISC-V, is highly beneficial for verifying processor cores or IP blocks.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544183
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
our company System Infrastructure builds the cloud for our company services and for our company Cloud customers, by solving business test of performance and cost, utilizing hardware, software, and system solutions.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving team behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification strategy, identify the platform to validate reasoning components.
Define the test plan and strategy with stakeholders, including sign-off and exit criteria.
Plan and execute the verification of Internet Protocols (IPs) using dynamic verification and formal verification.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Science, or equivalent practical experience.
10 years of experience in managing Design Verification (DV) team.
Experience with verifying units using formal and design verification methodologies.
Experience in verification methodologies, tools, and techniques.
Experience in leading technical teams and building cross-functional relationships.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering or Computer Science.
Experience in working with one or more formal verification tools (e.g., JasperGold, VC Formal, Questa Formal, 360-DV).
Experience with verification techniques, and full verification life-cycle.
Experience in leading teams and delivering projects.
Excellent communication skills, with the ability to present technical concepts to audiences.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8544177
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו
ישנן -399 משרות בחיפה וסביבתה אשר לא צויינה בעבורן עיר הצג אותן >