משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
להשיב נכון: "ספר לי על עצמך"
שימו בכיס וצאו לראיון: התשובה המושלמת לשאלה שמצ...
קרא עוד >
לא מסתדרים עם הקולגות שלכם בעבודה?
תקשורת שעובדת בשבילך תמשיך לעבוד בשבילך לא רק ב...
קרא עוד >
טעויות נפוצות בניהול קריירה
הדרך לחיים של חוויות והזדמנויות עוברת דרך תכנון...
קרא עוד >
לימודים
עומדים לרשותכם
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 7 שעות
דרושים בElectReon Wireless
Who we are looking for

Electreon is developing a unique cloud-based IoT system for charging vehicles wirelessly and on-the-go. As a Strategic buyer, you will independently perform the full range of purchasing duties in accordance with the established policies and procedures of Electreon. This will include material sourcing, supplier development, inventory control, and process improvements to decrease the total cost of ownership.

What you will do

You will work closely with other internal departments and external vendors to ensure that the companys finished products meet our customers expectations of superior quality and on time delivery.

Sourcing and locating suppliers and other supply sources
Negotiate with suppliers and reduce costs
Issue purchase orders while auditing required quantities
Receipt of quotations, approval of invoices
Improving relationships with suppliers - conditions, quality, delivery times, availability
Management and control of suppliers relations from the local/global market
Delivery, operation, logistical coordination, and order tracking
Assimilation of procurement methodologies in the organization
Subcontractors supply management
Requirements:
5+ years experience in a similar position
Experience in the field of electronics purchasing.
Knowledge and experience in the US market.
Experience with mechanical packaging
Bachelors degree in a relevant field
High-level English -verbal and written.
Work experience in an ERP environment
Flexibility to work non-routine hours.
Advantages

Knowledge of international standards - a significant advantage
Experience in managing purchasing from a global company
Knowledge in technical procurement
NPI buyer - a significant advantage
*
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8640392
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 7 שעות
דרושים בהחברה הכלכלית לחיפה בע"מ
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
החברה הכלכלית לחיפה בע"מ
מכרז פומבי מספר 4/26 לתפקיד מנהל/ת אנרגיה

1. מטרת התפקיד:
הובלת כלל תחום האנרגיה והתשתיות בחברה לרבות הבטחת החוסן האנרגטי העירוני והפיכת העיר לרשות אנרגטית עצמאית, חכמה ומנוהלת עם מענה לתרחישי עלטה וחירום. הובלה ביצועית ומעשית לרבות ייזום, תכנון וניהול פרויקטים מתחילתם ועד סופם. בנוסף, המנהל יהיה אחראי על הליך בחירת השותף האסטרטגי לזרוע האנרגיה, הקמת המנהלת המשותפת ופיקוח הדוק על ביצוע וניהול הפרויקטים. התפקיד מחייב שילוב בין חשיבה אסטרטגית לעבודת Hands-on יומיומית, עם יכולת לעבוד באופן עצמאי ("שגר ושכח") ולספק תוצרים איכותיים בזמן.

2. תיאור עיקרי התפקיד ותחומי האחריות:
ניהול פרויקטים בתחום היצור, אגירה, טעינה, מכירה וניהול החשמל תוך ייעול השימוש באנרגיה בשטח המוניציפאלי של העיר חיפה. הניהול יבוצע תוך הפחתת עלויות, שיפור וניצול היעילות האנרגטית ומזעור ההשפעות הסביבתיות. בנוסף כולל התפקיד אחריות והובלה משותפת עם עיריית חיפה את תחום הטיפול בפסולת ביתית עירונית, לרבות מתקני מיון, עיכול, השבה ועוד. מסגרת תחומי האחריות רחבה ומצריכה יכולות בנייה וניתוח של מודלים כלכליים, ניהול אסטרטגי של הפרויקטים ומגוון בעלי עניין.
תחומי האחריות
2.1. אסטרטגיה ופיתוח מדיניות:
פיתוח ויישום אסטרטגיות ומדיניות עירונית ליצור חשמל, אגירה ומכירתו לרשת ו/או לצרכנים פרטיים, התייעלות אנרגטית וייעול הצריכה.
הגדרת יעדים לחיסכון והתייעלות באנרגיה, בנייה וניהול תוכניות עבודה.
קידום יוזמות אנרגיה מתחדשת ופיתוח כלכלי של מיזמים חדשים.
2.2. ניהול משק האנרגיה העירוני:
ניהול כלל ההתקשרויות וההתנהלות של החכ"ל עם עיריית חיפה, ספקי חשמל פרטי, יועצים מקצועיים, עורכי דין, קבלנים ובעלי עניין נוספים.
ייצור ואגירה: ניהול מערך ה - PV העירוני הקיים, תכנון והקמת מתקני PV ואגירת אנרגיה (לפני ואחרי מונה) חדשים ומתקני ייצור ממקורות מגוונים.
"בנק חשמל" וחשמל מוזל: ניהול המנגנון לחיסכון בעלויות החשמל לעירייה ובחינת האפשרויות למכירת חשמל מוזל לעסקים בחיפה.
ניהול ובקרה טכנולוגית: אחריות על הקמה, תפעול וניהול שוטף של מערכת ממוחשבת מרכזית לשליטה ובקרה על משק האנרגיה העירוני, הכוללת ניהול מרחוק והסטת ביקושים בשגרה ובחירום.
חוסן עירוני אנרגטי: תכנון והקמת תשתיות אנרגיה (ייצור ואגירה) במבני ציבור, מוסדות חינוך ומוקדי חירום, במטרה להבטיח רציפות תפקודית עירונית במקרי קיצון.
ניהול פרויקטים: החל משלב התכנון ועד ליישום וניהול שוטף. ניהול הקמת מתקנים חדשים, שדרוג ותחזוקת מערכות קיימות. יזום וקידום פרויקטים תוך עמידה בתקציבים ובלוחות זמנים. ניהול פרויקטי התייעלות אנרגטית, החלפת תשתיות ושדרוגן ברחבי העיר ובמבני ציבור.
ניהול תחום הטיפול בפסולת: הובלה משותפת עם עיריית חיפה של כלל האסטרטגיה לטיפול בפסולת, קידום מתקן מטרופוליני וניהול הממשק מול המדינה וגורמי האזור.
2.3. ניהול השותף האסטרטגי של החכ"ל:
הובלת ועדת האיתור: עמידה בראש ועדת האיתור לבחירת שותף אסטרטגי טכנולוגי, בחינת ההצעות במכרז, קיום ראיונות לחברות והמלצה על הזוכה.
הקמה וניהול המנהלת: ריכוז פעילות המנהלת (הפורום משותף לחכ"ל ולשותף) שתהווה מסגרת ניהולית ותפעולית למיזמי האנרגיה.
פיקוח ובקרה: פיקוח שוטף ופעיל על עמידת השותף בתנאי ההסכם, לוחות הזמנים, איכות הביצוע והתפעול השוטף לאורך כל חיי הפרויקט.
2.4. ניהול כלכלי וסטטוטורי:
תחשיבים ורווחיות: ביצוע וניתוח תחשיבים כלכליים, ניהול תקציבי פרויקטים ואישור תוכניות עסקיות שנתיות. הגשת דוחות תקופתיים על היקפי יצור וצריכת אנרגיה, הוצאות והכנסות, התקדמות ביעדים והשפעה סביבתית.
רגולציה: אחריות על עמידה ברגולציה, בתקנות, חוקים ודרישות רגולטוריות בתחום האנרגיה. עבודה שוטפת מול העירייה, רשות החשמל, משרד האנרגיה וחברת החשמל להשגת היתרים ככל שיידרשו.
דרישות:
3. תנאי סף להגשת מועמדות:
יהיה רשאי/ת להגיש מועמדותו/ה תושב/ת ואזרח/ית ישראל אשר נתקיימו בו התנאים הבאים במצטבר:

3.1. בעל/ת תואר אקדמי שנרכש במוסד המוכר על ידי המועצה להשכלה גבוהה, או שקיבל הכרה מהמחלקה להערכת תארים אקדמיים בחוץ לארץ. או הנדסאי או טכנאי רשום בהתאם לסעיף 39 לחוק ההנדסאים והטכנאים המוסמכים, תשע"ג - 2012.
3.2. ניסיון מוכח של לפחות 5 שנים בתחום העיסוק הרלבנטי. להנדסאי 6 שנות ניסיון כאמור ולטכנאי 7 שנות ניסיון כאמור.
3.3. ניסיון של לפחות 3 שנים בניהול צוות עובדים מקצועיים בכפיפות ישירה.

תנאי הסף, כישורים נדרשים, תחומי אחריות ואופן הגשת המועמדות מפורטים בתנאי המכרז המלאים המפורסמים באתר החברה תחת לשונית מכרזים.
המועד האחרון להגשת המועמדות 3.05.2026 בשעה 16:00
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8627129
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים בנגה- ניהול מערכת החשמל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
מנהל /ת פרויקטים אחראי/ת על ליווי יצרני חשמל פרטיים ויזמים במשק החשמל, בתהליך הקמת תחנות כוח ומתקני ייצור אנרגיה בטכנולוגיות שונות.
התפקיד כרוך בהכרת מערך היצור של משק החשמל בישראל בטכנולוגיות שונות: קונבנציונלי/ קוגנרציה/ אנרגיות מתחדשות: רוח, פוטו-וולטאיות, אגירה שאובה וכו'.
העבודה הינה בסביבה אתגרית ומשתנה, תוך עמידה בלו"ז פרויקטאלי.
נדרשת הבנת תהליכים של יצור חשמל.
דרישות:
תואר ראשון בהנדסת חשמל ממוסד אקדמי מוכר
ניסיון בעבודה בתחנות כוח או בחברות תעשייתיות/מפעלים והיכרות עם תהליכי ייצור של מפעלי תעשיה
הכרות עם מערכות בקרת תהליכים (במפעלים/תחנות כוח וכד')
הכרות עם מערכות החשמל במתקני ייצור
ניסיון בעבודה עם כלי אופיס, שליטה גבוהה באקסל
יכולת ניתוח וראייה מערכתית
עברית ברמת שפת אם, אנגלית (דיבור, קריאה וכתיבה טכנית) ברמה טובה מאוד
כושר ביטוי גבוה בכתב ובעל פה
יכולת עבודה עצמאית
ייצוגיות
הכרת רגולציות מסחריות שונות וכללי שוק החשמל עבור היצרנים במשק - יתרון
נכונות לעבודה מעבר לשעות העבודה הרגילות ולעבודה תחת לחץ המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8614560
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 8 שעות
דרושים במכון מור - המכון למידע רפואי בע"מ
מיקום המשרה: מספר מקומות
מכון מור, המעניק שירותי בריאות מעל ל- 50 שנה, מגייס טכנולוגים/ות רפואיים /ות למספר סניפים ברחבי הארץ.
הזדמנות מצוינת להשתלב בארגון וותיק, יצי ומשפחתי, שמעניק הכשרה ממוקדת בתחום.
מקום:
אשדוד ואשקלון - שדה ראייה ו - OCT
בני ברק - שדה ראייה / אקו
הרצליה - הולטרים, צפיפות עצם / אקו.
חדרה
נתניה - OCT, CPAP
חולון - שדה ראיה, OCT והולטר לב
חיפה - שינה, צפיפות עצם, הולטרים ותמיכה בעיניים
ירושלים - אקו וצפיפות עצם
מגדל המאה - תפקודי ריאה
**תינתן הכשרה לעלי/ות תעודה ללא ניסיון**
דרישות:
תעודה של הנדסאי/ת מכשור רפואי - חובה
ניסיון בתחום - יתרון משמעותי המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8640349
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 8 שעות
סוג משרה: משרה מלאה
לחברה העוסקת בשיווק ציוד טכני דרוש /ה ‏מהנדס /ת מכירות / מנהל /ת תחום.

המשרה כוללת:
מתן פתרונות טכניים ‏והנדסיים ללקוחות, סיוע טכני לצוות המכירות, ניהול והובלת פרויקטים, טיפול בתלונות ‏לקוח
העבודה במשרה מלאה. קבלת רכב + סלולרי.
*המשרה משלבת עבודה משרדית עם עבודת שטח באזור הצפון.
דרישות:
- מהנדס /ת או הנדסאי /ת מכונות + ניסיון מעשי מוכח בייצור - חובה!!!
- ניסיון במכירות.
- אנגלית ברמה גבוהה.
- יכולת ניהול מו"מ, ניהול מסחרי, ארגון פעילויות מכירה, כושר לימוד עצמי והבנה טכנית ברמה גבוהה.
- אינטראקציה בין אישית טובה.
- המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8626611
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים בAlljobs Match
Job Type: Full Time
A leading global company is looking for an experienced Embedded Firmware Engineer to join a leadership role combining hands-on development with team management.

This position involves leading a team of ~10 engineers, managing end-to-end projects, and designing, developing, testing, and validating advanced embedded systems for both existing and next-generation products.

You will work in a fast-paced, multidisciplinary environment involving multi-core microcontrollers, digital signal processing (DSP), user interfaces, and communication protocols, alongside advanced lab equipment.
Requirements:
B.Sc. in Electronics / Software Engineering / Computer Science
10+ years of Embedded development experience
3+ years of team leadership experience
Fluent English (spoken & written)
Strong analytical and technical skills

Advantages:

Experience with multi-core ARM processors
Knowledge of communication protocols (USB, LAN, RS232/485, EtherCAT, Modbus, etc.)
Experience in DSP and control systems
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8636464
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים בדונה חברה להנדסה ובנין בע"מ
מיקום המשרה: מספר מקומות
תנאים נוספים:רכב צמוד, קרן השתלמות
לחברת בנייה גדולה ויציבה דרושים/ות מהנדסי ביצוע לתחום המגורים (בנייה רוויה) בכמה אזורים בארץ-
צפון ודרום.
עבודה במשרה מלאה, כולל שעות נוספות בימים א-ה ועבודה לסירוגין בימי שישי.
למתאימים- תנאים מצוינים, רכב חברה וקרן השתלמות מהיום הראשון.
בחלק מהפרוייקטים של החברה- ניתן להשתלב גם כמהנדסים ללא ניסיון בביצוע.
המשרה לא מתאימה להנדסאים, נדרשת חתימת מהנדס.
דרישות:
- השכלה מהנדס/ת אזרחי בבניה הנדסית - חובה
- ניסיון של פרויקט אחד לפחות בתחום המגורים והבנייה הרוויה - יתרון משמעותי
- שליטה ביישומי Office ובתוכנת MSP
- ניסיון בשלד בשיטת ברנוביץ - יתרון
- ניסיון בטופס 4, מסירת דירות ופרוטוקולי מסירה - יתרון המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8356654
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים בAlljobs Match
Job Type: Full Time
A leading global company in the electronics and power supply industry is seeking an Embedded Firmware Engineer to join its R&D team.

Responsibilities:
Design and develop firmware for advanced microcontrollers (including multi-core systems)
Work across UI, DSP, communication protocols, and feedback control systems
Hands-on development on active hardware and lab equipment
Collaborate closely with hardware engineers and project teams
Requirements:
Requirements:
5+ years of experience in embedded firmware development
B.Sc. in Electrical Engineering / Computer Science
Experience with hardware interfaces: UART, SPI, I2C, CAN
High level of English proficiency

Advantages:
Experience with multi-core ARM processors
Familiarity with industrial communication protocols (RS232/485, USB, LAN, EtherCAT, Modbus, etc.)
Experience with digital control / feedback loops
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8636471
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים באלביט מערכות
Location: Haifa
Job Type: Full Time
We are looking for
For our Haifa site, we are looking for an Algorithmics team lead in the field of tracking and inertial navigation
You will join the Algorithmics group in the Aerospace division - a team of leading researchers and engineers developing cutting-edge capabilities for some of the world's most advanced airborne systems. Come lead the development of algorithms that directly contribute to national security, in a challenging and meaningful technological environment

In this role you will
Initiate and develop end-to-end advanced algorithms for navigation systems, with an emphasis on UAVs
Lead and provide technical and professional guidance to an algorithmics team
Work in the fields of tracking and inertial navigation while integrating innovative approaches
Collaborate with multidisciplinary interfaces within the division and beyond
Requirements:
M.Sc. in Physics, Mathematics, Aeronautics, Electrical Engineering or a related field
At least 5 years of experience in navigation algorithm development
Strong knowledge of Matlab and/or Python, C ++ - advantage
Experience leading an algorithmics team - significant advantage
Leadership, initiative, system -level perspective and excellent interpersonal skills

*Only relevant applications will be answered
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8635520
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 8 שעות
דרושים באינפיניה מיחזור
סוג משרה: משרה מלאה
לאינפיניה- יצרנית גלילי נייר לקרטון ומהגדולות והמתקדמות בעולם (מפעלי נייר בחדרה לשעבר), דרוש/ה אחראי/ת תפ"י.
התפקיד הינו תפקיד ניהולי ראשון ובעל פוטנציאל לצמיחה בארגון.

תחומי אחריות:
- בניית תוכניות ייצור שבועיות וחודשיות לפי הזמנות, תחזיות ומלאי.
- תכנון עומסים בין קווי הכנת חומרי גלם למכונות הייצור.
- ניהול ומעקב אחר עמידה בתוכנית הייצור וביצוע התאמות בזמן אמת.
- תיאום עצירות מכונה לאחזקות שנתיות ותיקונים יזומים בשיתוף האחזקה וההנדסה.
- תכנון ותיאום לוגיסטיקה (יבוא ויצוא), כולל הגעת מכולות וניהול מלאי.
- תיאום הובלות יצוא לפי לוחות אספקה וחלונות שילוח.
- סנכרון מלא בין הייצור, המחסן, הרכש, האחזקה וההנדסה.
- ניהול ישיר של פלנר.

ימים א-ה, בין השעות: 08:00-17:00 + שעות נוספות וזמינות מהבית במידת הצורך.

בואו הצטרפו למפעל חיוני שהערך העליון שלו הוא איכות הסביבה - תנאים טובים למתאימים/ות ואופק התפתחותי!
דרישות:
- תואר ראשון רלוונטי או הנדסאי/ת תעשיה וניהול- חובה.
- ניסיון של לפחות שנתיים בתפקיד דומה בחברה תעשייתית או יצרנית - חובה.
- שליטה גבוהה ב-Excel - חובה.
- ניסיון בניהול צוות קטן - יתרון משמעותי.
- היכרות או ניסיון בהטמעת כלי AI בארגון - יתרון משמעותי.
- ראייה מערכתית רחבה, יכולת קבלת החלטות תחת לחץ וזמינות למענה בשעות לא שגרתיות.
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8603865
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 8 שעות
סוג משרה: משרה מלאה
לחברה העוסקת בפיתוח והרכבות מערכות אלקטרומכאניות, דרוש/ה טכנאי/הנדסאי אלקטרוניקה 
העבודה במשרה מלאה.
דרישות:
נדרש ידע במעגלים דיגיטליים, אנלוגיים והכרת פרוטוקולי תקשורת שונים.
יכולת קריאה והבנת שרטוטים.
יכולת אבחון ותיקון תקלות.
אנגלית ברמה טובה.
שליטה באופיס
יכולת עבודה עם מערכות משובצות מחשב
מגורים באזור חיפה והסביבה
נא לציין דרישות שכר
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8605740
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 9 שעות
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
למפעל מייצא בתחום מוצרי העץ דרוש מנהל ייצור ותפעול מכונות CNC ומכונות עיבוד עץ
דרישות:
ידע בתפעול מכונות CNC, ניהול עובדים, תכנון ייצור.
יתרון לנסיון בענף העץ, המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8640223
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 9 שעות
דרושים ברכבת ישראל
מיקום המשרה: זכרון יעקב וחיפה
סוג משרה: משרה מלאה
ניהול והובלת פרויקטים הנדסיים מול מתכננים ומערך ספקים בתיאום עם גורמי הרכבת וגורמי חוץ, תוך עמידה ביעדי לו"ז, תקציב ואיכות.
דרישות:
תואר בהנדסה אזרחית וניסיון של 3 שנים לפחות בניהול/ פיקוח/ ביצוע של פרויקטי תשתיות/ בינוי
או 
הנדסאי/ת בניין וניסיון של 5 שנים לפחות בניהול/ פיקוח/ ביצוע של פרויקטי תשתיות/ בינוי
ניסיון בניהול לו"ז ותקציב הפרויקט
ניסיון בניהול משא ומתן
נכונות לעבודה ברחבי הארץ לפי צורכי הפרויקט

דרישות המהוות יתרון:
ניסיון בניהול תכנון וניהול צוותי מתכננים בפרויקטי בינוי /תשתיות.
ניסיון בניהול ביצוע או פיקוח של  פרויקטים בהיקפים כספיים גדולים.
שליטה מלאה בתוכנת office.

כישורים נדרשים לתפקיד:
כושר ביטוי בכתב ובעל פה בשפה העברית ברמה טובה

*מיקום המשרה: חיפה בת גלים - צפוי מעבר לזיכרון יעקב בעוד כשנתיים
*הגשת מועמדות עד 16/05/26
למטרת ייצוג הולם ברכבת ישראל, בגיוס למשרה זו תינתן עדיפות למועמדים הבאים: בני האוכלוסייה הערבית, הדרוזית, מי שהוא או שאחד מהוריו נולדו באתיופיה, נשים, בני האוכלוסייה החרדית, אנשים עם מוגבלות משמעותית כהגדרתה בחוק שוויון הזדמנויות לאנשים עם מוגבלות, התשנח 1998 ונכי צהל המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8551307
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 9 שעות
דרושים בטנוס הנדסה ובניה בע"מ
סוג משרה: משרה מלאה
לחברה מובילה דרוש/ה מנהל /ת פרוייקטים ומהנדס /ת ביצוע לביצוע מבני ציבור באזור המרכז.

התפקיד כולל:

-ניהול פרוייקט הכולל תיאום מול קבלני משנה באתר.
-ניהול חשבונות וחישובי כמויות.
-ניהול והובלת צוות הנדסי ומנהלי עבודה באתר.
-ניהול לו"ז.
-תיאום ביצוע מול קבלני המשנה תוך כדי עמידה בלוחות הזמנים.
-תיאום הזמנות לאתר מול הספקים של החברה.
זמינות לעבודה מיידית
 
משרה מלאה
דרישות:
-ידע מוכח בפרוייקטים גדולים במבנים ציבוריים.
-ניסיון מוכח של 10 שנים לפחות.
-בעל /ת תואר מהנדס/ת אזרחי ו/או הנדסאי /ת בניין.
- המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8546762
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 9 שעות
דרושים בנגה- ניהול מערכת החשמל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
תיאור תמציתי של התפקיד:
תפקיד אסטרטגי ורב- ממשקי בלב העשייה הפיננסית של החברה, המשמש כראש מטה וכיד ימינה של סמנכ"לית הכספים.
התפקיד מהווה צומת מרכזי להובלת פרויקטים חוצי ארגון, ניתוח נתונים מתקדם ותמיכה בקבלת החלטות אסטרטגיות.
במסגרת התפקיד, ייזום וניהול תהליכי שיפור ואופטימיזציה והשפעה ישירה על עולמות תוכן מגוונים.
תחומי אחריות מרכזיים:
ניהול פרויקטים ותהליכים אסטרטגיים:
*הובלת פרויקטים מורכבים חוצי-ארגון בתחום הפיננסי, משלב הייזום ועד ליישום והטמעה.
*אחריות על מעקב ובקרת ביצוע של החלטות הנהלה ותוכניות עבודה אגפיות.
* ייזום, אפיון וניהול הטמעה של מערכות פיננסיות וכלים טכנולוגיים לטובת ייעול תהליכים
ואוטומציה.
* ניהול כולל של תהליכי ניהול סיכונים באגף הכספים מיפוי, בניית תוכניות בקרה ומעקב ביצוע.
ניתוח נתונים ותמיכה בקבלת החלטות:
* ביצוע ניתוחים כלכליים ופיננסיים מורכבים (אד-הוק) לבחינת כדאיות, מודלים עסקיים ויוזמות
חדשות.
* ניתוח Big Data להפקת תובנות עסקיות והצגתן כהמלצות אופרט
דרישות:
דרישות התפקיד (תנאי סף):
תואר ראשון בכלכלה/ מנהל עסקים/ראיית חשבון/מדעי הנתונים או תואר רלוונטי אחר ממוסד אקדמי מוכר.
ניסיון מוכח של 3 שנים לפחות, בהובלת פרויקטים או תהליכים מורכבים, חוצי ארגון.
ניסיון מעשי ומוכח, של 3 שנים לפחות, בביצוע ניתוחים כלכליים ופיננסיים מורכבים.
שליטה ומומחיות ברמה גבוהה מאוד ב Excel וב PowerPoint.
עברית על בוריה, אנגלית ברמה גבוהה מאוד, בכתב ובע"פ.

כישורים ומיומנויות נדרשים:
* יכולות אנליטיות יוצאות דופן וחשיבה מערכתית מבוססת נתונים.
* הבנה עסקית רחבה ויכולת לתרגם ניתוחים לתובנות אסטרטגיות.
* עצמאות, פרואקטיביות ו"ראש גדול" בפתרון בעיות וקידום משימות.
* יכולת הנעת עובדים ומנהלים ללא סמכות ניהולית ישירה.
* תקשורת בין-אישית מעולה, יכולת הצגה וניסוח ברמה גבוהה.
* יכולת עבודה תחת לחץ וניהול אפקטיבי של ריבוי משימות וסדרי עדיפויות משתנים.
* סדר, ארגון, יסודיות ודיוק בפרטים ברמה הגבוהה ביותר.
* אחריות אישית גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8630323
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Haifa
Job Type: Full Time
This role offers the opportunity to broaden your impact and build expertise in regulated medical software development while partnering closely with R&D and cross-functional teams.

This is a full-time position located in our Haifa, Israel office and reports to the Software Quality Assurance Manager.





What you will do

Review requirements, specifications, design and validation documents, test protocols, reports, and traceability matrices, and provide structured, risk-based feedback.
Guide development teams in improving quality, completeness, and compliance of SDLC deliverables.
Support validation of software tools and development infrastructure.
Help ensure high-quality releases while aligning with applicable standards and regulatory expectations.
Collaborate with cross-functional stakeholders to support projects from early design through delivery.
Requirements:
Bachelors degree in Computer Science / Software Engineering, Practical Software Engineer diploma, or relevant testing certification.
At least 8 years of hands-on experience in software testing, with a deep understanding of the SDLC, methodologies, and documentation.
Experience working in a medical device or defense environment.
Proven track record of working under formal standards, procedures, and regulated development frameworks.
Ability to analyze complex technical information while maintaining a system-level view.
Strong communication skills and confidence working with development teams in English.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8602000
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Haifa
Job Type: Full Time
As a Wireless Design Verification Engineer, you will be part of a team that is responsible for pre-silicon RTL verification of communication subsystems, SoC sub-systems and chip-level functionality. The activity may focus on block level, sub-system level or chip level, including end-to-end simulations of the entire data/control path. You will interact with DV methodologists, designers and communication systems engineers to develop reusable testbench and verification environment deploying the latest methodology with metric driven verification.
Description
- Own critical block and sub-system verification of wireless SoC projects
- Architect and develop testbenches and environments, by using state-of-the-art verification methodologies
- Define verification plan, create, simulate and debug test scenarios
- Drive regression and coverage analysis to ensure high quality DV
- Collaborate with design and systems engineering teams to review requirements, specifications and architecture, extract features and define DV attribute
Requirements:
BSc or MSC in Electrical Engineering or Computer Engineering
5+ years of verification experience
Solid verification skills in problem solving, constrained random testing, and debugging
Advanced knowledge of SystemVerilog and DV methodologies
Self-motivated and dedicated with proven creative thinking capabilities
Ability to handle multiple tasks and prioritise work to meet deadlines
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8600554
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Design Verification Manager for the IP Group, you will lead a focused team responsible for the quality and reliability of our critical IP blocks. You will steer the IP verification roadmap, oversee the development of complex testbenches, and ensure our next-generation AI silicon meets the highest standards. Leading a team of talented engineers, you will tackle challenges at the unit and sub-system levels, playing a pivotal role in delivering high-performance hardware for the worlds largest AI clusters.

Key Responsibilities



Lead and mentor a team of design verification engineers, defining the technical roadmap and methodology for ASIC verification across unit and IP/sub-system levels
Drive the creation and execution of comprehensive design verification plans, ensuring all functional requirements are met on schedule for complex digital IPs
Oversee the architecture and maintenance of block-level verification strategies, heavily utilizing SV-UVM, alongside Formal Verification where applicable
Define functional coverage goals and quality metrics, driving the IP team toward 100% verification closure and sign-off
Partner closely with IP Design and Architecture teams to align on specifications, root-cause complex bugs, and optimize the IP development cycle
Requirements:
B.Sc. in Electrical Engineering, Computer Engineering, or a related field
10+ years of proven hands-on experience in ASIC verification, with at least 2+ years in a technical leadership or people management role
Deep hands-on expertise in architecting complex small-to-medium (IPs, blocks, sub-systems) verification environments from scratch
Expert-level knowledge of verification methodologies, specifically UVM
Proven ability to manage project timelines, resource allocation, and the professional growth of IP verification team members
Exceptional interpersonal skills with the ability to navigate a fast-paced, collaborative R&D environment and influence stakeholders
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599402
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As an Expert EMIR & Power Integrity Lead, you will be a core technical contributor ensuring the power robustness and long-term reliability of our high-performance connectivity silicon. You will own from block level to full-chip the Electro-Migration and IR Drop (EMIR) methodology, analysis, and sign-off, working at the intersection of Physical Design, Analog/Mixed-Signal design, and Package Engineering.

You will be responsible for defining power grid architectures and validating that products meet aggressive voltage drop and reliability targets in advanced FinFET process nodes. Your work will directly impact the performance and yield of chips operating in the worlds most demanding AI and cloud environments.

Key Responsibilities

Lead static and dynamic IR drop analysis, signal/power electromigration (EM) verification, and self-heat analysis from block level to full-chip sign-off
Define and implement robust EMIR flows and methodologies using industry-standard tools (Ansys RedHawk-SC, Cadence Voltus, or equivalent)
Collaborate with Physical Design teams to define optimal power grid structures, via pillars, and strap distributions to minimize voltage drop while maximizing routing resources
Work closely with Analog/SerDes designers to analyze current profiles and ensure robust power delivery to sensitive high-speed IP blocks
Partner with Package Design engineers to perform Chip-Package-System (CPS) co-analysis, optimizing bump patterns and package routing for superior Power Integrity
Drive root-cause analysis for voltage drop violations and EM risks; propose and implement layout fixes alongside the PD team
Verify current density rules for ESD protection networks and ensure compliance with foundry reliability constraints
Support silicon bring-up by correlating simulation results with actual silicon measurements and yield data
Requirements:
10+ years of hands-on experience in EMIR/Power Integrity analysis for high-performance SoCs or high-speed connectivity products
Expert proficiency in industry-standard EMIR tools (Ansys RedHawk/RedHawk-SC, Totem, or Cadence Voltus)
Deep understanding of EM/IR challenges in advanced FinFET nodes (7nm, 5nm, 3nm), including fin-heating, thermal coupling, and layout-dependent effects
Solid understanding of Place & Route flows, power grid synthesis, extraction (RC), and standard cell architecture
Proven ability to debug complex voltage drop issues, identify "weak spots" in the grid, and drive convergence on large, complex designs
Proficiency in Python, Tcl, or Perl for flow automation and data parsing
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599400
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
we're seeking a visionary Expert IC Package Design Lead to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, leading the physical implementation strategy for chips that power the world's largest AI clusters.

As an Expert IC Package Design Lead, you will be a core technical contributor in the development of advanced IC packaging solutions for high-performance connectivity silicon.
You will own package flow, architecture, design, and qualification from concept through production, working closely with silicon, signal integrity, power integrity, mechanical, manufacturing, and external OSAT partners.You will be responsible for defining package technologies that meet aggressive electrical, thermal, mechanical, and cost targets, enabling products to operate reliably in the worlds most demanding AI and cloud environments.

Key Responsibilities

Own end-to-end IC package design, from early architecture and feasibility through detailed design, qualification, and high-volume manufacturing
Define package architecture and technology selection (organic substrates, advanced laminate, interposers, multi-die/chiplet packaging, CoWoS - 2.5D/3D integration)
Lead signal integrity (SI), power integrity (PI), and thermal considerations at the package level for high-speed, high-power devices
Drive package layout, substrate routing, bump/ball maps, stack-ups, materials selection, and mechanical constraints
Collaborate closely with silicon design, SerDes, system, SI/PI, and reliability teams to optimize overall product performance
Interface with OSATs, substrate vendors, and manufacturing partners to ensure design-for-manufacturability (DFM), yield, and cost targets
Lead package-related risk assessment, failure analysis, and corrective actions during bring-up and production ramp
Support NPI, qualification, and product sustainment activities, including vendor audits and technical reviews
Requirements:
10+ years of hands-on IC BIG package design experience for high-performance semiconductor products, with full ownership from concept through tape-out
Expert proficiency in IC package design tools (Cadence APD / SiP or equivalent) and experience designing complex packages (BGA, FCBGA, FCCSP)
Strong package architecture & integration expertise, including stack-ups, ball/bump maps, constraints, SMT integration, and package BOM ownership
Deep understanding of signal, power, and thermal integrity at the package level, with ability to drive design tradeoffs based on analysis
Proven manufacturing and release experience, including DRC/LVS/DFM, OSAT engagement, and delivering production-ready package designs
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599399
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Physical Design CAD Lead, you will be responsible for the physical implementation environment. Your primary mission is to build, optimize, and support the automated flows from RTL to manufacturable GDSII tape-out. You will own the flows, Database and will support the whole PD team to optimize their blocks for Power, Performance, Timing while keep the team aligned on Methodical, Efficient and balanced work Environment.


Key Responsibilities

Design and maintain automated flows for Synthesis, Place & Route, and Floor-planning
Develop robust environments for Static Timing Analysis, Power Analysis, and Physical Verification (DRC/LVS/ERC)
Write custom plug-ins and scripts to extend the capabilities of vendor tools, tailoring them to our specific process node constraints and flows
Create automated "dashboards" and feedback loops to help design teams track and improve Power, Performance, and Area metrics across iterations
Collaborate with EDA vendors (Synopsys, Cadence, Siemens/Mentor) as consulters for our developed flows and results analysis     
Requirements:
B.Sc in Electrical Engineering
Professional experience with back-end industrial tool suites (e.g., Synopsys Fusion Compiler or Cadence Genus, Innovus)
Expert-level proficiency in Tcl and Python for high-level flow automation and data parsing
Deep understanding of Physical Design concepts including clock tree synthesis, routing congestion, timing closure, and signal integrity
Hands-on experience with sign-off flows
Very good communication skills
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599397
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As the Physical Design Chip Top Expert you will be a Key member of our PD Team in Israel R&D center. You will run PD execution of SoC Top level for chips that drive the worlds largest AI clusters. As PD Top Level Lead, you will own all PD disciplines of the Chip and own the T.O GDS that meet the chip signoff Criteria (Timing, LVS, EMIR, DRC, PV etc. ) ensuring our silicon meets the extreme performance, power, and area (PPA) targets required for AI scale.

Key Responsibilities

SoC Top level Ownership and oversee the Chip convergence.
Take full ownership of Top Level physical implementation, including floor planning, P&R, CTS, Power/Clock distribution, Power integrity and Timing/Physical signoff
Work closely with the Architecture, Design, DFT, and Product teams to achieve optimal Power Performance Area (PPA). This involves conducting feasibility studies for new architectures and optimizing runs to ensure the best Quality of Results (QoR)
Address complex signal integrity, thermal, and power challenges inherent in high-speed connectivity silicon
Work Closely with Package team on Bump map to Ballout taking into consideration all Signal integrity aspects
Requirements:
B.Sc. or M.Sc. in Electrical Engineering
15+ years of hands-on experience in Chip Top Physical Design/Backend at leading semiconductor companies, working on advanced process technologies (5nm, 3nm, and below)
Proven experience in leading teams or projects with a "can-do" approach and excellent communication skills
Deep expertise in Chip Top Level activities and signoff, RTL2GDS flows, including P&R, STA, Physical verification (DRC/LVS), Formal verification, low-power implementation (UPF/CPF), EMIR and evaluating foundry process nodes and third-party IPs
Mastery of industry-standard EDA tools (Synopsys Fusion Compiler/ICC2, Cadence Innovus)
Experience managing both complex Macro-level designs subsystem level and Full-Chip integration
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599396
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
we're seeking a visionary Physical Design Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the backend execution and methodologies for chips that power the world's largest AI clusters.

As a Physical Design Engineer, you will be a key architect of our silicon's physical reality. You won't just execute a flow-you will help establish our local execution culture and technical standards, owning the transformation of complex logic into high-performance silicon. You will drive the physical implementation journey from synthesis through signoff, ensuring our connectivity solutions meet the extreme performance, power, and area targets required for next-generation AI infrastructure. If you thrive on solving complex challenges in deep-submicron processes and want to shape the backend methodology for AI infrastructure connectivity, this is your opportunity.

Key Responsibilities

Physical Implementation & Execution

Be part of the founding Backend team in Israel, playing a critical role in establishing local execution culture and technical standards
Take full responsibility for physical implementation journey including Synthesis, Floorplanning, Place & Route, and Clock-Tree Synthesis (CTS)
Own macro-level implementation with deep hands-on experience in floorplanning and complex routing
Signoff & Design Integrity

Drive final stages of design integrity, owning Timing signoff (STA), Physical Verification (DRC/LVS), and Reliability analysis (EMIR)
Ensure first-pass silicon success through rigorous signoff flows and analysis
Apply Logic Equivalence Checking (LEC) and other verification techniques to guarantee design correctness
Methodology Development & Cross-Functional Collaboration

Participate in defining and refining Backend methodologies with autonomy to improve workflows and tool automation
Work closely with Architecture, Design, and DFT teams to navigate challenges of advanced process nodes and high-speed connectivity
Leverage scripting and automation to make engineering environment faster and more robust
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of hands-on experience in Physical Design at semiconductor companies
Proven expertise in the full RTL2GDS flow with deep hands-on experience in macro-level implementation, floorplanning, and complex routing
Experience working with advanced process technologies (7nm and below)
Solid experience with signoff tools and flows including STA, Logic Equivalence Checking (LEC), DRC, and EMIR analysis
Proficiency in TCL or Python scripting to drive EDA tool flows and automate repetitive tasks
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599394
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
we're seeking a visionary Physical Design Subsystem (Multiple IPs/Partitions) Lead to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the backend execution and methodologies for chips that power the world's largest AI clusters.

If you thrive on solving complex, unnamed challenges in deep-submicron processes, your place is with us.

As the Physical Design Subsystem (Multiple IPs/Partitions) Lead you will be a Key member of our PD Team in Israel R&D center. You will run PD execution of SubSystem with your team for chips that drive the worlds largest AI clusters. You will lead the team and the transition from RTL to GDS, ensuring our silicon meets the extreme performance, power, and area (PPA) targets required for AI scale.

Key Responsibilities

Build and mentor a high-performing Partitions team , owning the end-to-end execution from Synthesis to Signoff
Take full ownership of Subsystem physical implementation, including floorplanning, P&R, CTS, Power/Clock distribution, Power integrity and Timing/Physical signoff
Work closely with the Architecture, Design, DFT, and Product teams to achieve optimal Power Performance Area (PPA). This involves conducting feasibility studies for new architectures and optimizing runs to ensure the best Quality of Results (QoR)
Lead and guide external contractors and global partners to ensure seamless execution and delivery
Address complex signal integrity, thermal, and power challenges inherent in high-speed connectivity silicon
Requirements:
B.Sc. or M.Sc. in Electrical Engineering
15+ years of hands-on experience in Physical Design/Backend at leading semiconductor companies, working on advanced process technologies (5nm, 3nm, and below)
Proven experience in leading teams or projects with a "can-do" approach and excellent communication skills
Deep expertise in RTL2GDS flows, including P&R, STA, Physical verification (DRC/LVS), Formal verification, low-power implementation (UPF/CPF), EMIR and evaluating foundry process nodes and third-party IPs
Mastery of industry-standard EDA tools (Synopsys Fusion Compiler/ICC2, Cadence Innovus)
Experience managing both complex Macro-level designs subsystem level and Full-Chip integration
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599392
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Senior ASIC Design Engineer, you won't just build chips-you will be part of a team defining the next generation of AI infrastructure main components. The complex digital blocks under your micro-architecture and implementation responsibilities will power the world's largest AI clusters. You will own the journey from high-level definition through RTL implementation and backend support, transforming complex logic challenges into elegant, high-performance hardware. If you thrive on solving challenging problems in deep-submicron processes and want to contribute to the digital design foundation for AI infrastructure connectivity, this is your opportunity.

Key Responsibilities

Design Ownership & Implementation

Own the journey from high-level definition through micro-architecture, coding, and debug to backend implementation support
Tackle complex logic challenges and transform them into elegant, high-performance hardware solutions
Serve as the point of contact for your logic blocks, interacting with Architecture, Verification, and Backend teams
Quality Assurance & Design Optimization

Utilize industry-leading EDA tools (Lint, CDC, Synthesis, Timing, Power) and in-house quality assurance tools to ensure designs are robust, scalable, and power-efficient
Apply design techniques to meet PPA (Power, Performance, Area) targets
Contribute to design quality through verification and validation activities
Methodology Innovation & Collaboration

Participate in design methodology improvements and tool automation initiatives
Leverage AI assistance tools and contribute to in-house automation development to make engineering workflows faster and smarter
Collaborate effectively across teams to ensure seamless integration
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of experience in logic design at semiconductor companies
Knowledge and experience in Verilog and/or SystemVerilog
Excellent communication skills with ability to work effectively across teams
Understanding of digital design principles and RTL coding best practices
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599389
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Senior DFT Engineer at Astera Labs, you will be at the intersection of architecture, design, and production. You won't just run tools-you will be a foundational member of the team responsible for the entire lifecycle of our silicon's reliability. From defining initial DFT architecture to supporting post-silicon bring-up, your work ensures that the backbone of AI infrastructure connectivity is flawless and scalable. If you thrive on solving complex challenges in deep-submicron processes and want to establish world-class DFT methodologies, this is your opportunity.

Key Responsibilities

DFT Architecture & Strategy

Own the DFT journey from high-level architecture definition and RTL design to backend implementation and post-production support
Develop comprehensive Design-for-Testability (DFT) strategies for next-generation connectivity platforms, ensuring chips meet the highest quality standards
Define DFT architectures including JTAG/iJTAG, MBIST, Scan, and ATPG methodologies
Test Pattern Development & Optimization

Generate and optimize high-quality test and debug patterns for production
Perform Static Timing Analysis (STA) for DFT modes and conduct gate-level simulations to ensure robust performance
Drive test coverage and quality metrics to meet stringent manufacturing requirements
Cross-Functional Collaboration & Methodology Innovation

Act as a multidisciplinary bridge, collaborating closely with Architecture, Verification, and Backend teams to ensure seamless integration and optimal QoR
Participate in developing and maintaining cutting-edge DFT implementation flows
Automate and improve methodologies using advanced scripting and tools
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of hands-on experience in DFT roles at semiconductor companies
Deep expertise in DFT flows and architectures including JTAG/iJTAG, MBIST, Scan, and ATPG
Proficiency with industry-standard EDA tools from Synopsys (TestMAX) or Mentor (Tessent)
Strong understanding of logic design, verification, debug, and Static Timing Analysis (STA)
Scripting proficiency in Tcl, Perl, Python, or Shell for automation and innovation
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599387
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As an Senior Emulation Engineer, you will be a core technical driver of our Israel R&D center, working at the intersection of hardware and software to ensure our silicon meets extreme quality and performance targets. You will execute end-to-end emulation flows, bridge the gap between RTL and functional validation, and partner with cross-functional teams to enable seamless hardware-software integration. If you thrive on solving complex technical challenges and want to play a key role in validating cutting-edge AI infrastructure connectivity solutions, this is your opportunity.

Key Responsibilities

Emulation Flow Execution & Implementation

Execute end-to-end emulation flow from high-level model generation and RTL synthesis to complex system-level testing and silicon-accurate debugging
Work directly with next-generation emulation platforms (Zebu, Palladium, or Veloce) to implement cutting-edge methodologies
Maintain and evolve emulation flows to reduce compile times and increase execution speed, directly impacting time-to-market
System-Level Debug & Validation

Drive initial model bring-up process in high-stakes environment, identifying and resolving complex bugs
Ensure rapid cycles from RTL to functional stability through systematic debug approaches
Own technical blocks and drive them to completion independently
Cross-Functional Collaboration

Partner with Firmware, Software, and Validation teams to debug complex system-level scenarios
Ensure seamless hardware-software integration for AI infrastructure connectivity
Collaborate with Design and Verification teams to optimize emulation strategies
Requirements:
Bachelor's degree in Electrical Engineering, Computer Engineering, or related technical field
3+ years of hands-on experience in Emulation at semiconductor companies
Deep expertise in emulation flows for large-scale chips using industry-standard emulators (Zebu, Palladium, or Veloce)
Strong background in SystemVerilog for developing, testing, and debugging complex SoC designs
Experience developing and maintaining execution flows for building, running, and debugging emulation models
"Can-do" approach with ability to own technical blocks and drive them to completion independently
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599386
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Chip Top Physical Design Engineer focusing on implementation to join our local engineering powerhouse from the ground up.
If you thrive on solving complex, unnamed challenges in deep-submicron processes, your place is with us.

As a Physical Design Engineer, you will be a key hands-on member of our PD Team in the Israel R&D center. You will execute the physical design of the SoC Top level for chips that drive the worlds largest AI clusters. You will be deeply involved in all PD disciplines of the chip, driving the tape-out (T.O.) GDS to meet strict signoff criteria (Timing, LVS, EMIR, DRC, PV, etc.), ensuring our silicon meets the extreme performance, power, and area (PPA) targets required for AI scale.

Key Responsibilities


Execute SoC Top-level physical design and actively drive full-chip convergence
Perform Top-Level physical implementation, including floor-planning, Place & Route (P&R), Clock Tree Synthesis (CTS), Power/Clock distribution, Power Integrity, and Timing/Physical signoff
Work closely with the Architecture, Design, DFT, and Product teams to achieve optimal Power, Performance, and Area (PPA). This involves participating in feasibility studies for new architectures and optimizing runs to ensure the best Quality of Results (QoR)
Resolve complex signal integrity, thermal, and power challenges inherent in high-speed connectivity silicon
Collaborate closely with the Package team on Bump-map-to-Ballout design, taking all signal integrity aspects into consideration
Requirements:
B.Sc. or M.Sc. in Electrical Engineering
5+ years of hands-on experience in Chip Top Physical Design/Backend at leading semiconductor companies, working on advanced process technologies (5nm, 3nm, and below)
Proven experience executing complex block or chip-level projects with a proactive, "can-do" approach and excellent communication skills
Deep hands-on expertise in RTL2GDS flows, including P&R, STA, Physical Verification (DRC/LVS), Formal Verification, low-power implementation (UPF/CPF), and EMIR
Mastery of industry-standard EDA tools (Synopsys Fusion Compiler/ICC2 or Cadence Innovus)
Practical experience handling both complex macro/subsystem-level designs and Full-Chip integration
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599384
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Senior/Staff Design Verification Engineer, you will be a key architect of quality in our Israel R&D center. You won't just run tests-you will design comprehensive verification strategies for high-performance digital blocks, IPs, subsystems, and full-chip integration. You will work at the cutting edge of AI infrastructure connectivity where "good enough" isn't an option, owning end-to-end verification plans for our most challenging designs. If you thrive on solving complex verification challenges and want to ensure the quality of chips powering the world's largest AI clusters, this is your opportunity.

Key Responsibilities

Verification Environment Architecture & Development

Design and develop comprehensive ASIC verification environments across all levels-from unit-level and subsystems to full-chip integration
Build sophisticated SystemVerilog/UVM-based testbenches including protocol/traffic generators, monitors, checkers, and functional coverage models
Own end-to-end verification plans for highly complex digital blocks, defining the "how" and "what" to ensure 100% functional coverage
Quality Assurance & Debug Excellence

Drive the debug process and leverage advanced methodologies to find critical bugs before silicon
Develop and execute comprehensive test plans to verify functionality, performance, and corner cases
Ensure verification closure through rigorous coverage analysis and assertion-based verification
Cross-Functional Collaboration & Technical Leadership

Partner with design and system architects to solve intricate hardware verification challenges
Work alongside world-class teams where knowledge sharing and technical excellence are the standard
Contribute to verification methodology improvements and automation initiatives
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
7+ years of proven experience in ASIC verification within the semiconductor industry
Demonstrated expertise in building complex, scalable verification environments from scratch
Deep knowledge of standard verification methodologies, specifically UVM (or OVM)
Expert-level command of SystemVerilog for verification
Excellent communication skills and team-oriented mindset with ability to thrive in collaborative, high-stakes R&D environments
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599383
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
01/04/2026
Location: Haifa
Job Type: Full Time
As a Package Design Engineer, you will be a core technical contributor in the development of advanced IC packaging solutions for high-performance connectivity silicon. You will execute the package flow, design, and qualification from concept through production, working closely with silicon, signal integrity, power integrity, mechanical, manufacturing, and external OSAT partners. You will be responsible for implementing package technologies that meet aggressive electrical, thermal, mechanical, and cost targets, enabling products to operate reliably in the worlds most demanding AI and cloud environments.

Key Responsibilities


Execute end-to-end IC package design, from early feasibility and detailed design through to qualification and high-volume manufacturing
Implement package architecture and utilize advanced technologies (organic substrates, advanced laminate, interposers, multi-die/chiplet packaging, CoWoS - 2.5D/3D integration)
Drive signal integrity (SI), power integrity (PI), and thermal considerations at the package level for high-speed, high-power devices
Perform package layout, substrate routing, bump/ball maps, stack-ups, materials selection, and apply mechanical constraints
Collaborate closely with silicon design, SerDes, system, SI/PI, and reliability teams to optimize overall product performance
Interface directly with OSATs, substrate vendors, and manufacturing partners to ensure design-for-manufacturability (DFM), yield, and cost targets are met
Conduct package-related risk assessments, failure analysis, and corrective actions during bring-up and production ramp
Support NPI, qualification, and product sustainment activities, including vendor technical reviews
Requirements:
5+ years of hands-on IC package design experience for high-performance semiconductor products, with full technical ownership from concept through tape-out
Expert proficiency in IC package design tools (Cadence APD / SiP or equivalent) and hands-on experience designing complex packages (BGA, FCBGA, FCCSP)
Strong package integration expertise, including stack-ups, ball/bump maps, constraints, SMT integration, and package BOM ownership
Deep understanding of signal, power, and thermal integrity at the package level, with the ability to execute design tradeoffs based on analysis
Proven manufacturing and release experience, including running DRC/LVS/DFM, OSAT engagement, and delivering production-ready package designs
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8599381
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו
ישנן -400 משרות בחיפה וסביבתה אשר לא צויינה בעבורן עיר הצג אותן >