רובוט
היי א אי
stars

תגידו שלום לתפקיד הבא שלכם

לראשונה בישראל:
המלצות מבוססות AI שישפרו
את הסיכוי שלך למצוא עבודה

מהנדס חשמל

מסמך
מילות מפתח בקורות חיים
סימן שאלה
שאלות הכנה לראיון עבודה
עדכון משתמש
מבחני קבלה לתפקיד
שרת
שכר
משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
כל מה שרציתם לדעת על מבחני המיון ולא העזתם לשאול
זומנתם למבחני מיון ואין לכם מושג לקראת מה אתם ה...
קרא עוד >
קריירה בקאמבק : איך לחזור ובגדול
עזבתם מקום עבודה? שיניתם כיוון מקצועי? לפעמים ש...
קרא עוד >
כיצד להתבלט בישיבות עבודה?
נצלו את הפאנל המקצועי ודחפו את עצמכם קדימה – הפ...
קרא עוד >
לימודים
עומדים לרשותכם
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 17 שעות
דרושים בAlljobs Match
סוג משרה: משרה מלאה
אנחנו מגייסים מהנדס/ת פיתוח למחלקת R&D מובילה (~60 עובדים), לעבודה על פיתוח כרטיסים אלקטרוניים לספקי כוח מתקדמים.

תחומי אחריות:
פיתוח ותכנון כרטיסים אלקטרוניים לספקי כוח
עבודה על מערכות DC-DC, AC-DC ו-PFC
אינטגרציה, בדיקות וולידציה למודולים
ביצוע אנליזות ביצועים, אופטימיזציה וניסויי מעבדה
ליווי המוצר מקונספט ועד מוצר מוגמר
דרישות:
ניסיון של 4-5 שנים בפיתוח ספקי כוח / מעגלי הספק ואנלוג
ניסיון בתכנון DC-DC, AC-DC ו-PFC
ניסיון בתכנון מעגלים אנלוגיים (Feedback, מגברים, רכיבי מיתוג)
עבודה עם כלי סימולציה: Matlab / PSpice / LTspice
ניסיון עם רכיבי הספק: GaN, SiC, MOSFET, IGBT
ניסיון בעבודה עם ציוד מעבדה (Oscilloscope, Spectrum Analyzer)
ניסיון בתכנון PCB (Altium / Cadence / OrCAD)
היכרות עם פרוטוקולי תקשורת: CAN, SPI, I²C
תואר בהנדסת חשמל ואלקטרוניקה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8636466
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 17 שעות
דרושים בנגה- ניהול מערכת החשמל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה ומשמרות
נגה - ניהול מערכת החשמל
החברה האחראית על ניהול, תכנון ופיתוח מערכת החשמל בישראל,
מגייסת מפקח/ת לרשת החשמל הארצית!
תיאור התפקיד:
הפעלת מערכות בקרה מתקדמות לצורך שליטה, ניטור ובקרה של מערכת החשמל הארצית.
ניהול משק ויצרני החשמל בישראל בזמן אמת בשגרה ובחירום.
ניתוח הפרעות ומתן מענה לצורך שמירה על שרידות ואמינות מערכת החשמל.
אישור, תיאום וביצוע עבודות ופעולות במערכות מתח גבוה, עליון ועל ברשת החשמל.
עבודה במשמרות בחדר הבקרה הארצי.
מקום העבודה בחיפה; תנאים מעולים למתאימים /ות!
דרישות:
תואר ראשון -מהנדס/ת חשמל, התמחות בזרם חזק -חובה!
רישיון חשמלאי ראשי יתרון
רישיון חשמל מתח גבוה - יתרון
יכולת אנליטית גבוהה וראייה מערכתית
שליטה בעברית ובאנגלית ברמה גבוהה
יכולת למידה עצמית; יכולת עבודה בצוות; תודעת שירות גבוהה
יכולת התמודדות עם תנאי לחץ ואי וודאות המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
7996863
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 17 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
למעבדת המחקר במעגלים פוטוניים משולבים וסיבים אופטיים בטכניון דרוש/ה מנהל/ת מעבדה. קבוצת המחקר, ברשות פרופ' אבי צדוק, עברה לפקולטה להנדסת חשמל ומחשבים טכניון החל משנת הלימודים תשפ"ה לאחר 15 שנות פעילות באוניברסיטת בר-אילן. המעבדה הוקמה בשיתוף הפקולטה להנדסת חשמל ומחשבים, המכון למצב מוצק, ומרכז הקוונטים של הטכניון, בבניין המכון למצב מוצק. המעבדה כוללת כ- 10 תלמידי מחקר לתארים מתקדמים, והיא עוסקת בנושאים הבאים:
מעגלים פוטוניים משולבים, על-גבי סיליקון ("סיליקון פוטוניקס") ומצעים נוספים, לצורך תקשורת ועיבוד נתונים.
מדע וטכנולוגיה קוונטיים על-גבי סיבים אופטיים ומעגלים פוטוניים משולבים.
פתרונות חישה רגישים עבור טמפרטורה, מעוותים מכאניים, וכימיקלים שונים, על-גבי סיבים אופטיים ומעגלים פוטוניים משולבים.
פעילות המחקר בקבוצה כוללת:
אנליזה וחישובים תיאורטיים של אופטיקה לא-ליניארית ושל גלי אור וקול בהתקנים פוטוניים.
ביצוע סימולציות נומריות אלקטרו-מגנטיות ואקוסטיות.
תכנון מפורט של רכיבים מעגלים פוטוניים משולבים.
ייצור מעגלים פוטוניים משולבים במסגרת micro-nano fabrication unit (MNFU) של הפקולטה להנדסת חשמל ומחשבים ובאמצעות ספקים חיצוניים.
איפיון מעגלים פוטוניים משולבים, ושימוש בהם במערכי ניסוי מורכבים למטרות תקשורת נתונים, חישה, ומדע וטכנולוגיה קוונטיים.
הקמה ותפעול ניסויי מערכת מורכבים על-בסיס סיבים אופטיים, לצרכי חישה, עיבוד נתונים, ומדע וטכנולוגיה קוונטיים.
פעילות המחקר בקבוצה ממומנת בחלקה על-ידי מענקי מחקר מהאיחוד האירופי (ERC), הקרן הלאומית למדע, הרשות לחדשנות, ואחרים. פרוייקטי המחקר כוללים שיתוף פעולה רצוף והדוק עם קבוצות מחקר נוספות במסגרת הפקולטה להנדסת חשמל ומחשבים, המכון למצב מוצק, ומרכז הקוונטים, עם קבוצות מחקר נוספות באקדמיה הישראלית והעולמית, ועם תעשייה רלוונטית.
מטרות התפקיד העיקריות הן:
1. שותפות בביצוע מחקר והנחיית סטודנטים בתחומי העיסוק של קבוצת המחקר.
2. שותפות בפיתוח תהליכי פבריקציה ואנליזה של מעגלים ננו-פוטוניים משולבים, בשילוב עם MNFU.
3. הצטיידות, תפעול שוטף ושדרוג תקופתי של מעבדת המחקר ותשתיות המחקר של הקבוצה.
בפרט, בשנים הראשונות מנהל/ת המעבדה יהיה/תהיה שותפ/ה להקמת מעבדת המחקר החדשה בטכניון, העברה וקליטה של ציוד קיים של קבוצת המחקר מאוניברסיטת בר-אילן לטכניון, ואפיון, רכש, והתקנה של מכשור חדש למעבדת המחקר.
התפקיד כולל אפשרות להגדרה וביצוע של מחקר עצמאי, השתתפות והצגה בכנסים בינלאומיים, הובלה של פרויקטים בשיתוף חברות תעשיה, ועבודה בממשקים מגוונים בטכניון, בארץ, ובחו"ל.
דרישות:
כישורים:
השכלה: תואר שני ומעלה בהנדסת אלקטרוניקה, הנדסת חומרים, פיזיקה, או כימיה.
כושר לימוד מהיר של נושאים חדשים ויכולות טכניות גבוהות, hands on approach
יכולת בינאישית גבוהה, בפרט יכולת גבוהה לעבודת צוות.
יכולת אנליטית גבוהה, יכולת ארגון וסדר, כתיבת דוחות מדעיים.
ניסיון במעבדת אופטיקה
שפות: עברית ואנגלית ברמה גבוהה.
יתרונות:
תואר שלישי
ניסיון בניהול מעבדה
ניסיון בניהול פרויקטים וניהול צוות
ניסיון בפיתוח תהליכי פבריקציה ועבודה בחדרים נקיים
ניסיון בביצוע סימולציות נומריות של גלים אלקטרו-מגנטיים ו/או גלים מכאניים
ניסיון בתכנון וביצוע ניסויי מעבדה מורכבים ברמת מערכת
רקע בעיבוד אותות
ניסיון בהוראה

הערות:
המשרה הינה בהיקף 100% עם נוכחות מלאה בקמפוס בטכניון
* המשרה מיועדת לנשים ולגברים כאחד.
המידע שיימסר על ידך ישמש את הטכניון – מכון טכנולוגי לישראל ו/או מי מטעמו, לצורך בחינת מועמדותך למשרה, לרבות מועמדות למשרות נוספות, וכן לצורך ניהול ותפעול הליכי הגיוס, ולמטרות נוספות בהתאם להודעת הפרטיות למועמדים למשרה בטכניון.
לא חלה עליך חובה חוקית למסור את המידע, אולם אם תבחר/י שלא למסור את המידע, כולו או חלקו, ייתכן שלא ניתן יהיה לבחון את מועמדותך או את התאמתך למשרה.
למידע נוסף, לרבות פירוט סוגי המידע הנאספים והשימושים הנעשים בו, זהות הגורמים שאליהם עשוי המידע להימסר, אופן מימוש זכויותיך לעיון ולתיקון מידע אישי, ודרכי יצירת קשר – ניתן לעיין בהודעת הפרטיות למועמדים למשרה, כפי שמפורסמת באתר הטכניון.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8627262
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 18 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
מעבדת ההוראה משרתת כ-800 סטודנטים בשנה בביצוע ניסויים בסיסיים באלקטרוניקה בשנה השניה והשלישית ללימודים.
התפקיד כולל ניהול מלא של המעבדה:
ניהול צוות של מהנדס נוסף במעבדה ושל אדמינית למנהלות
ניהול הכשרה והדרכה של כ20 מתרגלים, חלקם מהנדסים מנוסים וחלקם מלגאים
רכש, גיוס תרומות, גיוס מהנדסים
ניהול הסילבוס האקדמי
פיתוח ניסויים מתקדמים בתחומים אנלוגיים, ספרתיים ומשולבים, לרבות כתיבת הניסויים, מצגות הדרכה, פיתוח חומרה ותוכנה לניסויים
אחריות לבטיחות תהליכי העבודה.
דרישות:
בוגר/ת פקולטה להנדסת חשמל, עדיפות לבעל/ת תואר שני או שלישי
ותק מקצועי בתעשייה של 10 שנים ומעלה בתחומי אלקטרוניקה אנלוגית, ספרתית ותכנון בעזרת מחשב
ידע נרחב בתכנות VERILOG ומערכות סימולציה לתחומים אנלוגיים וספרתיים
ידע נרחב ביסודות אלקטרוניקה- התקני מל"ם מגברי שרת ועיבוד ספרתי
ניסיון מוכח בניהול פרויקטים, בנית תקציבים, ניהול צוות עובדים ומדריכים
ניסיון מוכח בהדרכה והנחיה לסטודנטים
עבודת צוות עם סטודנטים וצוות המעבדה, יכולת הוראה פרונטלית
יחסי אנוש טובים
נכונות לעבודה בשעות גמישות בהתאם לצרכי העבודה.

הערות
המשרה הינה בהיקף 100%.
* המשרה מיועדת לנשים ולגברים כאחד.
המידע שיימסר על ידך ישמש את הטכניון – מכון טכנולוגי לישראל ו/או מי מטעמו, לצורך בחינת מועמדותך למשרה, לרבות מועמדות למשרות נוספות, וכן לצורך ניהול ותפעול הליכי הגיוס, ולמטרות נוספות בהתאם להודעת הפרטיות למועמדים למשרה בטכניון.
לא חלה עליך חובה חוקית למסור את המידע, אולם אם תבחר/י שלא למסור את המידע, כולו או חלקו, ייתכן שלא ניתן יהיה לבחון את מועמדותך או את התאמתך למשרה.
למידע נוסף, לרבות פירוט סוגי המידע הנאספים והשימושים הנעשים בו, זהות הגורמים שאליהם עשוי המידע להימסר, אופן מימוש זכויותיך לעיון ולתיקון מידע אישי, ודרכי יצירת קשר – ניתן לעיין בהודעת הפרטיות למועמדים למשרה, כפי שמפורסמת באתר הטכניון.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8587754
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 18 שעות
דרושים באדיר הקמות בע"מ
סוג משרה: משרה מלאה
לפרויקט הקמה של מתקן התפלה בצפון דרוש/ה מפקח/ת חשמל בעל/ת ניסיון בפיקוח עבודות חשמל
תחומי אחריות:
- פיקוח על עבודות חשמל באתר מתקן ההתפלה
- ניהול ופיקוח קבלני ביצוע וצוותי התקנה בשטח
- בקרה על איכות העבודה בהתאם לתוכניות, מפרטים ותקנים
- מעקב אחר התקדמות ביצוע ועמידה בלוחות זמנים
- השתתפות בישיבות אתר ומתן פתרונות הנדסיים בשטח
דרישות:
- ניסיון בעבודה במפעלים, מתקני תשתית או פרויקטים תעשייתיים גדולים - חובה
- רישיון חשמלאי מוסמך/ראשי - חובה
- יכולת קריאת תוכניות ושרטוטי חשמל
- ניסיון בעבודה מול קבלנים וצוותי ביצוע
- יכולת עבודה עצמאית וניהול משימות בשטח
- ניסיון כחשמלאי/ת אחזקה בתעשייה-יתרון
- ניסיון במערכות מתח נמוך/גבוה ובמערכות בקרה
- אנגלית- קריאה כתיבה רמה גבוהה מאוד-כל המפרטים והתוכניות באנגלית
- המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8656050
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 19 שעות
דרושים בדן PSI פרויקטים בע"מ
סוג משרה: משרה מלאה
חברה מובילה בתחומה מגייסת מהנדס /ת חשמל להובלת פרויקטים הנדסיים מורכבים באזור יקנעם.

תיאור התפקיד:
ניהול מלא של מחזור חיי הפרויקט: תכנון, תקציב, לו"ז וביצוע.
ניהול והנחיית צוותי עבודה, קבלני משנה וספקים.
אחריות על בקרת איכות ועמידה בסטנדרטים הנדסיים ובטיחותיים.

תנאי המשרה:
שכר גבוה ותנאים מצוינים למתאימים/ות
משרה מלאה במשרדי החברה ובשטח (אזור יקנעם).
רכב צמוד ודלקן.
שעות פעילות 8:00-17:30
דרישות:
- הנדסאי/ת חשמל - חובה / מהנדס חשמל - יתרון
- השכלה: מהנדס/ת או הנדסאי/ת חשמל - חובה.
- ניסיון מוכח בניהול פרויקטים בתחום החשמל/תשתיות לפחות 3 שנים
- יכולת עבודה תחת לחץ, כושר מנהיגות וראייה מערכתית.

מועמדים/ות מתאימים/ות מוזמנים/ות לשלוח קורות חיים

- המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8638951
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 19 שעות
סוג משרה: משרה מלאה ופרילנס
דרוש/ה מנהל /ת פרויקטים לניהול פרויקטי התקנה ותפעול של מערכות סולאריות ואנרגיה מתחדשת במתקנים בכל הא. העבודה המשרדית מתבצעת במשרדי החברה בתל אביב.
נדרשת יציאה לשטח למתקנים בכל הארץ.
דרישות:
תואר ראשון או שני בהנדסה
נסיון בניהול פרויקטים של תשתיות כגון: מים או ביוב או בניה או תחבורה או חשמל.
נסיון ב 3 שנים אחרונות בניהול של 3 פרויקטים לפחות. היקף כל פרויקט 5 מיליון לפחות.
עדיפות לבעלי רקע בתחום החשמל/ מערכות סולאריות.

שכיר/ה או פרילנסר/ית..
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8647494
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 20 שעות
דרושים בAlljobs Match
Job Type: Full Time
We are looking for a Power Electronics Engineer to join a leading R&D department (~60 engineers) and take part in the development of advanced power supply systems.

Responsibilities:
Design and development of power supply electronic boards
Work on DC-DC, AC-DC, and PFC systems
Integration, validation, and electrical testing of modules
Performance analysis, optimization, and lab experiments
Full lifecycle ownership - from concept to production
Requirements:
4-5 years of experience in power electronics / analog design
Experience with DC-DC, AC-DC, and PFC converters
Strong background in analog circuit design (feedback loops, amplifiers, switching components)
Experience with simulation tools (Matlab, PSpice, LTspice)
Hands-on experience with GaN, SiC, MOSFET, IGBT
Lab testing experience (Oscilloscope, Spectrum Analyzer, Load testing)
PCB design experience (Altium, Cadence, OrCAD)
Familiarity with communication protocols (CAN, SPI, I²C)
B.Sc. in Electrical Engineering
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8636467
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 22 שעות
דרושים בתיגבור 1
סוג משרה: משרה מלאה
לחברה ממשלתית בחיפה דרוש/ה מנהל /ת פיתוח ושדרוג מערכות הפעלה
התפקיד כולל:
אחראיות להובלת ווידוי של תהליכי עבודה תקינים וסדורים בהתקנות/עדכונים של תוכנות ומערכות קיימות/חדשות מול כלל הגורמים הרלוונטיים,ריכוז תקלות,באופן שוטף,
במערכות וניתוח הנתונים לצורך הפקת לקחים ושיפור המערכת,
והובלת פיתוח ושדרוג מערכות איתות במשוא"ה
משרה מלאה.
דרישות:
תואר ראשון כמהנדס/ת בתחומים: מדעי המחשב/ אלקטרוניקה/ חשמל או הנדסאי/ת בתחומים: מדעי המחשב/ אלקטרוניקה/ חשמל
ניסיון מוכח של 3 שנים לפחות כמהנדס בבדיקות חומרה / תוכנה ו/או ניהול פרויקטים ו/או ניהול ממשקים בין מערכות ממוחשבות שונות או 7 שנים ניסיון כהנדסאי בבדיקות חומרה / תוכנה ו/או ניהול פרויקטים ו/או ניהול ממשקים בין מערכות ממוחשבות שונות
ניסיון בהפעלת קבלנים ו/או ספקים
ידע בתוכנות ה OFFICE
דרישות המהוות יתרון:
ניסיון בעבודה בתוכנת ה SAP
כישורים נוספים:
כושר ביטוי בכתב ובעל פה בשפה העברית- ברמה טובה
כושר ביטוי בכתב ובעל פה בשפה האנגלית- ברמה טובה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8656980
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 22 שעות
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
לחברה גדולה בחיפה דרוש/ה מנהל/ת אחזקה ותשתיות מנוסה.
התפקיד כולל ניהול מערך האחזקה, ניהול מערכות הפעלה ומערכות אלקטרו מכניות מורכבות.
ביצוע אחזקת שבר, אחזקה מונעת ואחזקה מתוכננת.
אחריות על: פרויקטי בינוי,תקציבי אחזקה נהלי הבטיחות ועבודת עבודת קבלני המשנה כולל פיקוח ואישורי עבודה.
דרישות:
מהנדס/ת מכונות/חשמל/ אזרחית.
ניסיון בניהול עבודות חשמל, בינוי, מסגרות, מערכות אלקטרו-מכניות מורכבות, אינסטלציה ומיזוג.
ניסיון משמעותי בניהול מערך אחזקה, תשתיות וצוות עובדים
יכולת ניהול מו"מ עם קבלנים וספקים
הכרת מערכות ממוחשבות לחסכון באנרגיה ומערכות לניהול תחזוקה
ניסיון בניהול פרויקטים
ידיעת השפה העברית על בוריה וידיעת אנגלית טכנית ברמה טובה.
תודעת שירות גבוהה.
יכולת בינאישית גבוהה.

היקף משרה: 100%
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8615427
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 22 שעות
דרושים בקבוצת אלקטרה
סוג משרה: משרה מלאה
תיאור משרה: חולמים/ות על השפעה אמיתית?
הצטרפו אלינו ותהיו חלק מקבוצה עם עוצמה!
קבוצת אלקטרה מגייסת מנהל /ת פרויקטים חשמל להכשרה באלקטרה M E

תיאור התפקיד:
תוכנית הכשרה ייעודית לבוגרי/ות הנדסת חשמל, במסגרתה תעברו הכשרה מקצועית ומקיפה למשך כשנה. בתום התוכנית, תשולבו בתפקידי ניהול פרויקטים רחבי היקף להקמת מערכות חשמל בתעשייה במבנים גדולים.
במסגרת התפקיד תכירו לעומק את עולם הקבלנות, תתמקצעו בניהול משא ומתן, רכש, לוגיסטיקה, וניהול תקציבים.
תחומי אחריות:
ניהול כולל של פרויקטים, תוך עבודה שוטפת מול לקוחות ומנהלי עבודה בשטח.
הובלת תהליכים להוזלת עלויות הפרויקט.
ניהול לוגיסטי ורכש של ציוד ומוצרים כבדים.
ניהול תקציבי הפרויקט ועבודה עם תוכניות ושרטוטים הנדסיים.

משרה מלאה בימים א'-ה' 7:30-16:45.

מה אנחנו מציעים:
עובד/ת חברה מהיום הראשון
רכב צמוד
תנאים סוציאליים מעולים
דרישות:
מהנדס /ת חשמל שנה ד' או בוגר/ת
יכולות למידה טובות
יכולת להניע תהליכים מורכבים המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8646773
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 22 שעות
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
לחברה מובילה שמספקת שירותי בקרה דרוש/ה מהנדס/ת בקרה.
חברה יציבה עם תנאים מעולים, שכר גבוהה ורכב חברה.
תפקיד דינאמי המשלב עבודת משרד ועבודת שטח מול לקוחות.
*המשרה פונה לגברים ונשים כאחד
דרישות:
מהנדס/ת חשמל/מכונות
ניסיון בתחום הבקרה התעשייתית
ניסיון בכתיבת תוכנה לבקרי PLC ומערכות HMI המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8625440
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 22 שעות
דרושים ברכבת ישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
לרכבת ישראל דרוש/ה מנהל /ת פיתוח ושדרוג מערכות הפעלה התפקיד כולל אחראיות להובלת ווידוי של תהליכי עבודה תקינים וסדורים בהתקנות/עדכונים של תוכנות ומערכות קיימות/חדשות מול כלל הגורמים הרלוונטיים,ריכוז תקלות,באופן שוטף, במערכות וניתוח הנתונים לצורך הפקת לקחים ושיפור המערכת, והובלת פיתוח ושדרוג מערכות איתות במשוא"ה 


*למטרת ייצוג הולם ברכבת ישראל, בגיוס למשרה זו תינתן עדיפות למועמדים הבאים: בני האוכלוסייה הערבית, הדרוזית, מי שהוא או שאחד מהוריו נולדו באתיופיה, נשים, בני האוכלוסייה החרדית, אנשים עם מוגבלות משמעותית כהגדרתה בחוק שוויון הזדמנויות לאנשים עם מוגבלות, התשנח - 1998 ונכי צהל
דרישות:
דרישות סף:
    תואר ראשון כמהנדס בתחומים: מדעי המחשב/ אלקטרוניקה/ חשמל  או הנדסאי בתחומים: מדעי המחשב/ אלקטרוניקה/ חשמל
    ניסיון מוכח של 3 שנים לפחות כמהנדס בבדיקות חומרה / תוכנה ו/או ניהול פרויקטים ו/או ניהול ממשקים בין מערכות ממוחשבות שונות או 7 שנים ניסיון כהנדסאי בבדיקות חומרה / תוכנה ו/או ניהול פרויקטים ו/או ניהול ממשקים בין מערכות ממוחשבות שונות
    ניסיון בהפעלת קבלנים ו/או ספקים
    ידע בתוכנות ה OFFICE 
דרישות המהוות יתרון:
    ניסיון בעבודה בתוכנת ה SAP  
כישורים נוספים:
    כושר ביטוי בכתב ובעל פה בשפה העברית- ברמה טובה
    כושר ביטוי בכתב ובעל פה בשפה האנגלית- ברמה טובה
דרישות נוספות לתפקיד:
    נכונות לעבודה בשעות לא שגרתיות
מיקום: חיפה
ניתן להגיש מועמדות עד ליום 31/05/2026 המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8655325
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 22 שעות
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
לחברה תעשייתית מובילה באזור זכרון יעקב
מהנדס/ת חשמל לניהול תחום הנדסת חשמל, מכשור ובקרה
דרישות:
חובה מהנדס/ת חשמל - חובה
חובה נסיון של לפחות 3-4 שנים בניהול מערך הנדסה בתעשיה - חובה
התפקיד כולל ניהול צוות הנדסה
חובה נסיון במתח גבוה
איכותי/ת, יציב/ה תעסוקתית, יחסי אנוש מצויינים, הבנה טכנולוגית גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8656820
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 23 שעות
סוג משרה: משרה מלאה
אנחנו מחפשים מנהיג/ה הנדסי/ת יוצא/ת דופן - כזה/ו שיודע/ת להוביל אנשים, להניע חדשנות ולבנות תשתיות הנדסיות שמחזיקות ארגון שלם קדימה. אם את/ה חי/ה טכנולוגיה, אוהב/ת להוביל צוותים מורכבים ומחפש/ת תפקיד עם השפעה אמיתית - זו ההזדמנות שלך.

מהות התפקיד:

הובלת מערך ההנדסה וניהול צוותים רבתחומיים בתחומי אלקטרוניקה, מכונות, תוכנה ועוד.

אחריות מלאה על פיתוח מוצרים - משלב הרעיון ועד השקה.

ניהול פרויקטים מקצה לקצה כולל תכנון, ביצוע, עמידה ביעדים ולוחות זמנים.

עבודה צמודה עם הנהלת החברה, תפעול, איכות, ייצור ושיווק ליצירת סינרגיה ארגונית.

בניית אסטרטגיה הנדסית שנתית, כולל תקציבים, תכניות עבודה ויעדים ארוכי טווח.

הטמעת מתודולוגיות מתקדמות ושיפור מתמיד של תהליכים, איכות ויעילות.
דרישות:
תואר ראשון בהנדסת חשמל / אלקטרוניקה / מכונות - חובה.

תואר שני בתחומי הנדסה - חובה.

לפחות 10 שנות ניסיון בניהול צוותי הנדסה בחברות טכנולוגיות מורכבות - חובה.

ניסיון מוכח בניהול בסביבה גלובלית.

ניסיון בהובלת צוותים ייעודיים ומערכי פיתוח גדולים.

אנגלית ברמה גבוהה מאוד. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8656801
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 13 שעות
Location: Tel Aviv-Yafo and Caesarea
Job Type: Full Time and Hybrid work
Required PHY Firmware Technical Leader
Meet the Team
Join the Silicon One PHY System team, part of our core silicon development group.
Our team is responsible for PHY and system-level aspects of some of the most advanced networking devices in the industry, including PHY firmware, calibrations, system definitions, operations, and post-silicon validation.
We work with the latest silicon technologies and processes to build large-scale, highly complex devices at the edge of feasibility. Youll be part of a unique design center that hosts all silicon HW and SW disciplines under one roof, operating in a startup-like environment within a stable, world-leading company.
We are transforming the industry with a unified, programmable silicon architecture that powers our future routing portfolio and helps shape the Internet for decades to come.
Your Impact:
Develop PHY firmware and system-level features for advanced networking ASICs
Participate in post-silicon validation, including lab bring-up, debugging, and performance analysis
Collaborate closely with PHY, system, firmware, and silicon design teams
Contribute to defining system operation modes and end-to-end device behavior
Help drive the development of next-generation, high-scale networking solutions using cutting-edge silicon technologies
Who Youll Work With:
The Silicon One group, the center of our ASIC design efforts
Cross-functional teams including silicon design, firmware, and system
Global teams working together to deliver game-changing networking devices
Requirements:
Minimum Qualifications:
B.Sc. or M.Sc. in Electrical Engineering or Computer Science from a top university
8+ years of relevant experience in system and firmware.
Strong system-oriented mindset with a multi-disciplinary approach
Ability to work on complex problems while multitasking across domains
Preferred Qualifications:
Experience with C++, Python.
Familiarity with processor architecture
Experience working in cross-functional, fast-paced development environments.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8658284
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 13 שעות
Location: Tel Aviv-Yafo and Caesarea
Job Type: Full Time and Hybrid work
Silicon One is seeking a CAD Engineer to join the Silicon One Physical Design team.
Meet the Team:
You'll be part of the Silicon One team, which is at the heart of our software and ASIC design efforts.
As part of our team, youll contribute to the development of our next-generation network devices-Silicon One. Our team operates in a startup-like environment within a stable and leading corporation.
Our design center is uniquely equipped, hosting all silicon hardware and software development fields under one roof.
We are revolutionizing the industry by building a new internet for the 5G era, providing a unified, programmable silicon architecture that serves as the foundation for all of our future routing products. Our devices are designed to be universally adaptable across service providers and web-scale markets, catering to both fixed and modular platforms. They deliver high speed without compromising on programmability, buffering, power efficiency, scale, or feature flexibility.
Silicon One is a ground-breaking, groundbreaking technology that will serve our customers and end users for decades to come. The Internet now has a new, faster, better, and safer engine!
Your Impact:
You'll be joining our Physical Design team within Silicon One, which is responsible for the entire backend methodology and flow development from RTL to GDS. This is a critical part of the group leading the development of high-quality VLSI designs.
Our Backend Engineers handle all aspects of chip design, including Definition, Physical Synthesis, Place and Route, Optimization, Timing Closure, Design Floor Planning.
You will be the tech lead for CAD within the team, leveraging your extensive backend and physical design experience to drive the development, optimization, and innovation of CAD methodologies and tools, ensuring the highest quality and efficiency in our chip design flows from RTL to GDS.
We demonstrate the latest silicon technologies and processes to build the largest-scale and most complex devices, pushing the boundaries of feasibility.
Requirements:
Minimum Qualifications
A VLSI Design Engineer with extensive experience in backend design
B.Sc./M.Sc. in Electrical Engineering or Computer Engineering with relevent background.
5+ years of hands-on experience in a relevant domain
Strong understanding of Place & Route flow
Preferred Qualifications
Deep understanding of Physical construction and Integration.
Knowledge of Physical Design Verification methods like LVS/DRC and formal verification.
Experience with PD CAD and Physical Design EDA tools (e.g., Synopsys, Cadence).
Ability to support technology adoption and new tool integration.
Great teammate, self-learner, and able to work independently.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8658249
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 15 שעות
Location: Tel Aviv-Yafo and Caesarea
Job Type: Full Time and Hybrid work
Required Logic Design Engineer
Job Description
Meet the Team
Join the Silicon One Front-End Design team, at the core of our silicon development. Our engineers cover the full spectrum of chip design: definition, architecture, micro-architecture, RTL design, verification, signoff, and validation.
We leverage cutting-edge silicon technologies and methodologies to develop the largest-scale and most advanced devices, pushing the boundaries of whats possible.
We are transforming the industry with a unified, programmable architecture powering our future routing portfolio and shaping the Internet for decades to come.
Your Impact:
Write and review micro-architecture specifications
Implement RTL (Verilog/SystemVerilog) to meet timing, performance, and power requirements
Contribute to full chip integration, timing methodology, and analysis
Collaborate with verification engineers to resolve bugs and achieve coverage closure
Work with the physical design team to close timing and PnR issues
Support design methodology evolution and best practices
Perform debug, root-cause analysis, and post-silicon validation in the lab.
Requirements:
Minimum Qualifications:
B.Sc./M.Sc. in Electrical Engineering from a top university
6+ years of experience in a relevant field
RTL design experience
Familiarity with UVM and functional verification methodologies
Preferred Qualifications:
Experience with MATLAB simulations and bit-exact modeling environments
Familiarity with mixed-signal systems and environments
Knowledge and hands-on experience with Clock Domain Crossing (CDC).
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8658198
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Physical Design Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the backend execution and methodologies for chips that power the world's largest AI clusters.

As a Physical Design Engineer, you will be a key architect of our silicon's physical reality. You won't just execute a flow-you will help establish our local execution culture and technical standards, owning the transformation of complex logic into high-performance silicon. You will drive the physical implementation journey from synthesis through signoff, ensuring our connectivity solutions meet the extreme performance, power, and area targets required for next-generation AI infrastructure. If you thrive on solving complex challenges in deep-submicron processes and want to shape the backend methodology for AI infrastructure connectivity, this is your opportunity.

Key Responsibilities

Physical Implementation & Execution

Be part of the founding Backend team in Israel, playing a critical role in establishing local execution culture and technical standards
Take full responsibility for physical implementation journey including Synthesis, Floorplanning, Place & Route, and Clock-Tree Synthesis (CTS)
Own macro-level implementation with deep hands-on experience in floorplanning and complex routing
Signoff & Design Integrity

Drive final stages of design integrity, owning Timing signoff (STA), Physical Verification (DRC/LVS), and Reliability analysis (EMIR)
Ensure first-pass silicon success through rigorous signoff flows and analysis
Apply Logic Equivalence Checking (LEC) and other verification techniques to guarantee design correctness
Methodology Development & Cross-Functional Collaboration

Participate in defining and refining Backend methodologies with autonomy to improve workflows and tool automation
Work closely with Architecture, Design, and DFT teams to navigate challenges of advanced process nodes and high-speed connectivity
Leverage scripting and automation to make engineering environment faster and more robust
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of hands-on experience in Physical Design at semiconductor companies
Proven expertise in the full RTL2GDS flow with deep hands-on experience in macro-level implementation, floorplanning, and complex routing
Experience working with advanced process technologies (7nm and below)
Solid experience with signoff tools and flows including STA, Logic Equivalence Checking (LEC), DRC, and EMIR analysis
Proficiency in TCL or Python scripting to drive EDA tool flows and automate repetitive tasks
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652218
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Physical Design Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the backend execution and methodologies for chips that power the world's largest AI clusters.

As a Physical Design Engineer, you will be a key architect of our silicon's physical reality. You won't just execute a flow-you will help establish our local execution culture and technical standards, owning the transformation of complex logic into high-performance silicon. You will drive the physical implementation journey from synthesis through signoff, ensuring our connectivity solutions meet the extreme performance, power, and area targets required for next-generation AI infrastructure. If you thrive on solving complex challenges in deep-submicron processes and want to shape the backend methodology for AI infrastructure connectivity, this is your opportunity.

Key Responsibilities

Physical Implementation & Execution

Be part of the founding Backend team in Israel, playing a critical role in establishing local execution culture and technical standards
Take full responsibility for physical implementation journey including Synthesis, Floorplanning, Place & Route, and Clock-Tree Synthesis (CTS)
Own macro-level implementation with deep hands-on experience in floorplanning and complex routing
Signoff & Design Integrity

Drive final stages of design integrity, owning Timing signoff (STA), Physical Verification (DRC/LVS), and Reliability analysis (EMIR)
Ensure first-pass silicon success through rigorous signoff flows and analysis
Apply Logic Equivalence Checking (LEC) and other verification techniques to guarantee design correctness
Methodology Development & Cross-Functional Collaboration

Participate in defining and refining Backend methodologies with autonomy to improve workflows and tool automation
Work closely with Architecture, Design, and DFT teams to navigate challenges of advanced process nodes and high-speed connectivity
Leverage scripting and automation to make engineering environment faster and more robust
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of hands-on experience in Physical Design at semiconductor companies
Proven expertise in the full RTL2GDS flow with deep hands-on experience in macro-level implementation, floorplanning, and complex routing
Experience working with advanced process technologies (7nm and below)
Solid experience with signoff tools and flows including STA, Logic Equivalence Checking (LEC), DRC, and EMIR analysis
Proficiency in TCL or Python scripting to drive EDA tool flows and automate repetitive tasks
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652216
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Senior DFT Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, ensuring the reliability and testability of chips that power the world's largest AI clusters.

As a Senior DFT Engineer, you will be at the intersection of architecture, design, and production. You won't just run tools-you will be a foundational member of the team responsible for the entire lifecycle of our silicon's reliability. From defining initial DFT architecture to supporting post-silicon bring-up, your work ensures that the backbone of AI infrastructure connectivity is flawless and scalable. If you thrive on solving complex challenges in deep-submicron processes and want to establish world-class DFT methodologies, this is your opportunity.

Key Responsibilities

DFT Architecture & Strategy

Own the DFT journey from high-level architecture definition and RTL design to backend implementation and post-production support
Develop comprehensive Design-for-Testability (DFT) strategies for next-generation connectivity platforms, ensuring chips meet the highest quality standards
Define DFT architectures including JTAG/iJTAG, MBIST, Scan, and ATPG methodologies
Test Pattern Development & Optimization

Generate and optimize high-quality test and debug patterns for production
Perform Static Timing Analysis (STA) for DFT modes and conduct gate-level simulations to ensure robust performance
Drive test coverage and quality metrics to meet stringent manufacturing requirements
Cross-Functional Collaboration & Methodology Innovation

Act as a multidisciplinary bridge, collaborating closely with Architecture, Verification, and Backend teams to ensure seamless integration and optimal QoR
Participate in developing and maintaining cutting-edge DFT implementation flows
Automate and improve methodologies using advanced scripting and tools
Requirements:
Bachelor's degree in Electrical Engineering or related technical field
3+ years of hands-on experience in DFT roles at semiconductor companies
Deep expertise in DFT flows and architectures including JTAG/iJTAG, MBIST, Scan, and ATPG
Proficiency with industry-standard EDA tools from Synopsys (TestMAX) or Mentor (Tessent)
Strong understanding of logic design, verification, debug, and Static Timing Analysis (STA)
Scripting proficiency in Tcl, Perl, Python, or Shell for automation and innovation
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652211
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a talented Senior Emulation Engineer to help build our local engineering powerhouse from the ground up. This is an exciting opportunity to take on meaningful ownership in a new site, implementing the emulation strategy for chips that power the world's largest AI clusters.

As an Senior Emulation Engineer, you will be a core technical driver of our Israel R&D center, working at the intersection of hardware and software to ensure our silicon meets extreme quality and performance targets. You will execute end-to-end emulation flows, bridge the gap between RTL and functional validation, and partner with cross-functional teams to enable seamless hardware-software integration. If you thrive on solving complex technical challenges and want to play a key role in validating cutting-edge AI infrastructure connectivity solutions, this is your opportunity.

Key Responsibilities

Emulation Flow Execution & Implementation

Execute end-to-end emulation flow from high-level model generation and RTL synthesis to complex system-level testing and silicon-accurate debugging
Work directly with next-generation emulation platforms (Zebu, Palladium, or Veloce) to implement cutting-edge methodologies
Maintain and evolve emulation flows to reduce compile times and increase execution speed, directly impacting time-to-market
System-Level Debug & Validation

Drive initial model bring-up process in high-stakes environment, identifying and resolving complex bugs
Ensure rapid cycles from RTL to functional stability through systematic debug approaches
Own technical blocks and drive them to completion independently
Cross-Functional Collaboration

Partner with Firmware, Software, and Validation teams to debug complex system-level scenarios
Ensure seamless hardware-software integration for AI infrastructure connectivity
Collaborate with Design and Verification teams to optimize emulation strategies
Requirements:
Bachelor's degree in Electrical Engineering, Computer Engineering, or related technical field
3+ years of hands-on experience in Emulation at semiconductor companies
Deep expertise in emulation flows for large-scale chips using industry-standard emulators (Zebu, Palladium, or Veloce)
Strong background in SystemVerilog for developing, testing, and debugging complex SoC designs
Experience developing and maintaining execution flows for building, running, and debugging emulation models
"Can-do" approach with ability to own technical blocks and drive them to completion independently
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652210
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Chip Top Physical Design Engineer focusing on implementation to join our local engineering powerhouse from the ground up.
If you thrive on solving complex, unnamed challenges in deep-submicron processes, your place is with us.

As a Physical Design Engineer, you will be a key hands-on member of our PD Team in the Israel R&D center. You will execute the physical design of the SoC Top level for chips that drive the worlds largest AI clusters. You will be deeply involved in all PD disciplines of the chip, driving the tape-out (T.O.) GDS to meet strict signoff criteria (Timing, LVS, EMIR, DRC, PV, etc.), ensuring our silicon meets the extreme performance, power, and area (PPA) targets required for AI scale.

Key Responsibilities


Execute SoC Top-level physical design and actively drive full-chip convergence
Perform Top-Level physical implementation, including floor-planning, Place & Route (P&R), Clock Tree Synthesis (CTS), Power/Clock distribution, Power Integrity, and Timing/Physical signoff
Work closely with the Architecture, Design, DFT, and Product teams to achieve optimal Power, Performance, and Area (PPA). This involves participating in feasibility studies for new architectures and optimizing runs to ensure the best Quality of Results (QoR)
Resolve complex signal integrity, thermal, and power challenges inherent in high-speed connectivity silicon
Collaborate closely with the Package team on Bump-map-to-Ballout design, taking all signal integrity aspects into consideration
Requirements:
B.Sc. or M.Sc. in Electrical Engineering
5+ years of hands-on experience in Chip Top Physical Design/Backend at leading semiconductor companies, working on advanced process technologies (5nm, 3nm, and below)
Proven experience executing complex block or chip-level projects with a proactive, "can-do" approach and excellent communication skills
Deep hands-on expertise in RTL2GDS flows, including P&R, STA, Physical Verification (DRC/LVS), Formal Verification, low-power implementation (UPF/CPF), and EMIR
Mastery of industry-standard EDA tools (Synopsys Fusion Compiler/ICC2 or Cadence Innovus)
Practical experience handling both complex macro/subsystem-level designs and Full-Chip integration
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652208
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Package Design Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, Driving the physical implementation strategy for chips that power the world's largest AI clusters.

As a Package Design Engineer, you will be a core technical contributor in the development of advanced IC packaging solutions for high-performance connectivity silicon. You will execute the package flow, design, and qualification from concept through production, working closely with silicon, signal integrity, power integrity, mechanical, manufacturing, and external OSAT partners. You will be responsible for implementing package technologies that meet aggressive electrical, thermal, mechanical, and cost targets, enabling products to operate reliably in the worlds most demanding AI and cloud environments.

Key Responsibilities


Execute end-to-end IC package design, from early feasibility and detailed design through to qualification and high-volume manufacturing
Implement package architecture and utilize advanced technologies (organic substrates, advanced laminate, interposers, multi-die/chiplet packaging, CoWoS - 2.5D/3D integration)
Drive signal integrity (SI), power integrity (PI), and thermal considerations at the package level for high-speed, high-power devices
Perform package layout, substrate routing, bump/ball maps, stack-ups, materials selection, and apply mechanical constraints
Collaborate closely with silicon design, SerDes, system, SI/PI, and reliability teams to optimize overall product performance
Interface directly with OSATs, substrate vendors, and manufacturing partners to ensure design-for-manufacturability (DFM), yield, and cost targets are met
Conduct package-related risk assessments, failure analysis, and corrective actions during bring-up and production ramp
Support NPI, qualification, and product sustainment activities, including vendor technical reviews
Requirements:
5+ years of hands-on IC package design experience for high-performance semiconductor products, with full technical ownership from concept through tape-out
Expert proficiency in IC package design tools (Cadence APD / SiP or equivalent) and hands-on experience designing complex packages (BGA, FCBGA, FCCSP)
Strong package integration expertise, including stack-ups, ball/bump maps, constraints, SMT integration, and package BOM ownership
Deep understanding of signal, power, and thermal integrity at the package level, with the ability to execute design tradeoffs based on analysis
Proven manufacturing and release experience, including running DRC/LVS/DFM, OSAT engagement, and delivering production-ready package designs
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652014
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Physical Design CAD Engineer specializing in CAD Automation and Signoff to join our local engineering powerhouse from the ground up.

This is a unique opportunity to take on meaningful technical ownership in a new site, implementing the backend execution environment and methodologies for chips that power the world's largest AI clusters. As a foundational member of the team, you will be responsible for the physical implementation environment. Your primary mission is to develop, optimize, and support automated flows from RTL to manufacturable GDSII tape-out, ensuring a methodical and efficient work environment for the entire PD team.


Key Responsibilities


Develop and maintain automated flows for Synthesis, Place & Route (P&R), and Floor-planning to ensure seamless design transitions
Implement and manage robust environments for Static Timing Analysis (STA), Power Analysis, and Physical Verification (DRC/LVS/ERC)
Write and maintain custom plug-ins and scripts (Tcl/Python) to extend vendor tool capabilities, tailoring them to specific process node constraints
Build automated "dashboards" and feedback loops to track and improve Power, Performance, and Area (PPA) metrics across design iterations
Own the design database structure and version control to ensure team alignment and data integrity
Collaborate directly with EDA vendors (Synopsys, Cadence, Siemens/Mentor) to troubleshoot flow issues and analyze tool results
Provide technical support to the broader PD team, helping them optimize individual blocks for power, performance, and timing
Requirements:
Bachelors degree in Electrical Engineering or a related technical field
5+ years of hands-on professional experience with back-end industrial tool suites (e.g., Synopsys Fusion Compiler or Cadence Genus/Innovus)
Expert-level proficiency in Tcl and Python for high-level flow automation, data parsing, and tool customization
Deep technical understanding of Physical Design concepts, including clock tree synthesis (CTS), routing congestion, timing closure, and signal integrity
Proven experience executing sign-off flows for complex, high-performance designs
Strong communication skills and a collaborative approach to solving complex engineering bottlenecks
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8652003
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Physical Design CAD Engineer specializing in CAD Extraction to join our local engineering powerhouse from the ground up.

This is a unique opportunity to take on meaningful technical ownership in a new site, implementing the parasitic extraction (PEX) methodologies and flows for chips that power the world's largest AI clusters. As a foundational member of the team, you will be responsible for the accuracy and efficiency of our extraction environment, ensuring that our high-speed designs are modeled with the highest precision from RTL to GDSII.

Key Responsibilities

Develop, qualify, and maintain automated RC extraction flows for high-performance AI SoCs
Own the setup and validation of foundry technology files (e.g., StarRC/Quantus techfiles, TLU+, ITF) across various process corners
Perform correlation studies between different extraction tools and 3D field solvers (e.g., Raphael, QuickCap) to ensure modeling accuracy
Collaborate closely with the Signal Integrity (SI) and Power Integrity (PI) teams to provide accurate parasitic data for critical high-speed nets and power grids
Implement automated scripts (Tcl/Python) to streamline extraction regressions, data parsing, and PEX-to-STA (Static Timing Analysis) handoffs
Analyze the impact of layout effects (LDE) and parasitics on timing and power, providing feedback to the implementation team to optimize PPA
Interface with EDA vendors and foundries to resolve extraction tool bugs and methodology gaps related to advanced nodes (5nm/3nm)
Requirements:
Bachelors degree in Electrical Engineering or a related technical field
5+ years of hands-on experience in Physical Design CAD or Physical Verification with a heavy focus on parasitic extraction
Expert proficiency with industry-standard extraction tools such as Synopsys StarRC, Cadence Quantus (QRC), or Siemens Calibre xACT
Strong scripting skills in Tcl and Python for flow automation and database manipulation
Deep understanding of semiconductor physics, interconnect modeling, and the impact of parasitics on timing, EM (Electromigration), and IR drop
Proven experience in validating tech files and running extraction for complex, multi-million gate designs
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8651990
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Static Timing Analysis (STA) Engineer to join our local engineering powerhouse from the ground up.

This is a unique opportunity to take on meaningful technical ownership in a new site, executing the sign-off methodology for chips that power the world's most advanced AI clusters. As an STA Engineer, you will be deeply involved in the STA activities from chip partition and time budgeting through to final sign-off. You will bridge the gap between Architecture, Design, DFT, and Physical Design to ensure our high-performance silicon meets the aggressive timing targets required for next-generation connectivity.

Key Responsibilities


Execute the STA flow and sign-off methodologies, ensuring our products meet rigorous timing criteria for the most demanding data center environments
Collaborate closely with Architecture, Design, DFT, and Backend teams, participating in timing reviews and working with block owners to navigate the path to sign-off convergence
Develop, optimize, and manage complex SDC constraints, ensuring they are accurate and robust across multi-scenario environments
Analyze and resolve challenges related to cross-chip clock distribution networks and apply sophisticated margining techniques to ensure robust silicon across all process corners
Participate in design methodology improvements and tool automation, utilizing both industry-standard EDA tools and custom scripts to make our sign-off process faster and more efficient
Requirements:
B.Sc. in Electrical Engineering or Computer Engineering
5+ years of hands-on experience in Static Timing Analysis (STA) at semiconductor companies, specifically working on advanced process technologies. (Note: Adjust years of experience based on the exact level you are targeting)
Deep expertise in multi-scenario STA, as well as timing and SDC constraint development and verification at the block and subsystem levels
Solid understanding of advanced margining methodologies, including OCV, AOCV, and POCV, from synthesis through to final sign-off
Solid knowledge of physical design flows (Synthesis, P&R, Physical Verification) and how they intersect with timing closure
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8651971
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a highly skilled Static Timing Analysis (STA) Engineer to join our local engineering powerhouse from the ground up.

This is a unique opportunity to take on meaningful technical ownership in a new site, executing the sign-off methodology for chips that power the world's most advanced AI clusters. As an STA Engineer, you will be deeply involved in the STA activities from chip partition and time budgeting through to final sign-off. You will bridge the gap between Architecture, Design, DFT, and Physical Design to ensure our high-performance silicon meets the aggressive timing targets required for next-generation connectivity.

Key Responsibilities


Execute the STA flow and sign-off methodologies, ensuring our products meet rigorous timing criteria for the most demanding data center environments
Collaborate closely with Architecture, Design, DFT, and Backend teams, participating in timing reviews and working with block owners to navigate the path to sign-off convergence
Develop, optimize, and manage complex SDC constraints, ensuring they are accurate and robust across multi-scenario environments
Analyze and resolve challenges related to cross-chip clock distribution networks and apply sophisticated margining techniques to ensure robust silicon across all process corners
Participate in design methodology improvements and tool automation, utilizing both industry-standard EDA tools and custom scripts to make our sign-off process faster and more efficient
Requirements:
B.Sc. in Electrical Engineering or Computer Engineering
5+ years of hands-on experience in Static Timing Analysis (STA) at semiconductor companies, specifically working on advanced process technologies. (Note: Adjust years of experience based on the exact level you are targeting)
Deep expertise in multi-scenario STA, as well as timing and SDC constraint development and verification at the block and subsystem levels
Solid understanding of advanced margining methodologies, including OCV, AOCV, and POCV, from synthesis through to final sign-off
Solid knowledge of physical design flows (Synthesis, P&R, Physical Verification) and how they intersect with timing closure
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8651961
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Staff Physical STA Expert to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the sign-off methodology for chips that power the world's most advanced AI clusters.

As a Staff Physical STA Expert , you will hold the keys to silicon success. You will be leading the STA activities end-to-end from Chip partition, Time budgeting through signoff of all the chips we develop. You will build and lead the STA team to run several chips signoffs in parallel. In addition, You will define the sign-off methodology for chips that power the worlds most advanced AI clusters. You will act as the central nervous system of the design process, bridging the gap between Architecture, Design, DFT, and Physical Design to ensure our high-performance silicon meets the aggressive timing targets required for next-generation connectivity.

Key Responsibilities

Take full ownership of the STA flow and sign-off methodologies. You will establish the rigorous criteria that ensure our products succeed in the most demanding data center environments
Collaborate closely with Architecture, Design, DFT, and Backend teams. You will lead timing reviews and work closely with block owners to navigate the path to sign-off convergence
Develop, optimize, and manage complex SDC constraints from the ground up, ensuring they are robust across multi-scenario environments
Tackle the challenges of cross-chip clock distribution networks and sophisticated margining techniques, ensuring robust silicon across all process corners
Have a passion for better workflows? Youll participate in design methodology improvements and tool automation, utilizing both industry-standard EDA tools and in-house automation to make our sign-off process faster and smarter
Requirements:
B.Sc. in Electrical Engineering or Computer Engineering
8+ years of deep, hands-on experience in Static Timing Analysis (STA) at leading semiconductor companies, specifically working on advanced process technologies
Deep expertise in multi-scenario STA, timing/SDC constraint development and verification. You have a "full-chip" perspective, managing both complex macro-level designs and top-level integration
Solid understanding of advanced margining methodologies, including OCV, AOCV, and POCV, from synthesis through to final sign-off
Solid knowledge of physical design flows (P&R, Physical Verification) and how they intersect with timing closure
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8651951
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Location: Haifa
Job Type: Full Time
we're seeking a visionary Formal Verification Engineer to help build our local engineering powerhouse from the ground up. This is a unique opportunity to take on meaningful product ownership in a new site, defining the formal verification strategy for chips that power the world's largest AI clusters.

As the Formal Verification Engineer, you will be a foundational member of our Israel R&D center. You wont just execute tasks; you will define the Formal verification strategy for chips that drive the worlds largest AI clusters. You will dive deep into the technical details, proving the correctness of complex designs and ensuring they flawlessly meet specifications.

Key Responsibilities

Own and develop formal verification environments from scratch through to sign-off
Apply formal verification methodologies and strategies to prove the correctness of intricate designs
Work closely with the Architecture, Design, and DV teams to identify verification needs and pinpoint design requirements
Create robust formal environments, analyze complex RTL designs, and apply advanced formal techniques to find corner-case bugs
Analyze verification results, identify failures, and collaborate directly with designers to resolve issues efficiently
Architect and develop generic, common formal functions and properties to be reused across multiple projects
Requirements:
Bachelor's degree in Electrical Engineering or a related technical field
5+ years of hands-on experience in Formal Verification within semiconductor companies
Deep expertise in formal verification methodologies, tools, and flows
Strong understanding of RTL design and verification principles
Experience with industry-standard formal verification tools (Jasper, VC Formal, or similar)
Excellent communication skills, strong analytical thinking, and a proactive, "can-do" approach to problem-solving
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8651907
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו