לחברה ביטחונית וטכנולוגית מובילה בחולון דרוש/ה מהנדס/ת Verification מנוסה להצטרפות לצוות מקצועי העוסק בפרויקטים טכנולוגיים מתקדמים בתחומי FPGA, עיבוד אות ו-Controllers.
במסגרת התפקיד:
הגדרה, ארכיטקטורה ופיתוח סביבות Verification במתודולוגיית UVM
ביצוע Verification לתכנוני FPGA מרמת Block ועד Full-Chip
כתיבת TEST Plans, פיתוח תרחישי בדיקה ועבודה עד Coverage Closure
ביצוע RTL Debugging ברמת Block וברמת system
עבודה צמודה עם צוותי FPGA, מערכת ואלגוריתמים
עבודה בסביבת Linux וכתיבת סקריפטים לצורכי אוטומציה
דרישות:
תואר ראשון בהנדסת חשמל, אלקטרוניקה או מדעי המחשב - חובה
לפחות 5 שנות ניסיון ב-Verification של FPGA או ASIC - חובה
ניסיון מעשי ב-SystemVerilog ובמתודולוגיית UVM - חובה
ניסיון בפיתוח סביבות Verification ברמת Block וברמת Full-Chip
ניסיון בכתיבת TEST Plans ובעבודה עד שלב ה-Coverage
ניסיון ב-RTL Debugging ברמת Block ועד system Level
ניסיון בעבודה עם כלי סימולציה - ניסיון ב-Questa Simulator מהווה יתרון
ניסיון בכתיבת סקריפטים ב- Python, TCL, Bash או Csh
ניסיון בעבודה בסביבת Linux
אנגלית טכנית ברמה טובה מאוד
יכולות אנליטיות גבוהות ויכולת עבודה עצמאית ובצוות מולטי-דיסציפלינרי המשרה מיועדת לנשים ולגברים כאחד.