רובוט
היי א אי
stars

תגידו שלום לתפקיד הבא שלכם

לראשונה בישראל:
המלצות מבוססות AI שישפרו
את הסיכוי שלך למצוא עבודה

מהנדס מחשבים

מסמך
מילות מפתח בקורות חיים
סימן שאלה
שאלות הכנה לראיון עבודה
עדכון משתמש
מבחני קבלה לתפקיד
משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
להשיב נכון: "ספר לי על עצמך"
שימו בכיס וצאו לראיון: התשובה המושלמת לשאלה שמצ...
קרא עוד >
לא מסתדרים עם הקולגות שלכם בעבודה?
תקשורת שעובדת בשבילך תמשיך לעבוד בשבילך לא רק ב...
קרא עוד >
טעויות נפוצות בניהול קריירה
הדרך לחיים של חוויות והזדמנויות עוברת דרך תכנון...
קרא עוד >
לימודים
עומדים לרשותכם
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 6 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
מנהל/ת אגף תשתיות ותפעול אחראי /ת על ניהול, פיתוח ותחזוקת כלל התשתיות הטכנולוגיות של מערך המחשוב בטכניון, כולל
הדאטה סנטר, מערכות חישוב-על (HPC), רשתות תקשורת, מערכי אחסון, אבטחת מידע ותפעול מערכות קריטיות.
התפקיד כולל הובלה וניהול של כל מחלקות וצוותי אגף התשתיות והתפעול, תכנון ובחינת טכנולוגיות (חומרה ותוכנות תשתית),
הקמת תשתיות, תפעול ותמיכה במשתמשים, תוך הקפדה על זמינות, יציבות, אבטחת מידע ומתן שירות מיטבי לכלל יחידות
הטכניון.

כפיפות: סמנכ"ל מחשוב ומערכות מידע.

תחומי אחריות עיקריים:
1. ניהול ותפעול צוותי הדאטה סנטר
אחריות כוללת על ניהול, תפעול ותחזוקת מרכז הנתונים (Data Center), לרבות תשתיות חשמל, מיזוג, כוח גיבוי
וכשירות הציוד. הבטחת זמינות גבוהה של המערכות והתאוששות מהירה מאירועים (Disaster Recovery), כולל ניהול
אתר הגיבוי. ניהול וייעול תשתיות אחסון, גיבוי ושחזור נתונים. תכנון והובלת שדרוגים טכנולוגיים ושיפור יעילות אנרגטית.
2. ניהול ותפעול צוותי מחשוב העל (HPC High-Performance Computing)
ניהול צוותי מערכות חישוב-על HPC)) המיועדות למחקרים מתקדמים ולמדענים וחוקרים בטכניון, תוך אופטימיזציה
של ביצועי המחשוב והקצאת משאבים בהתאם לצורכי המחקר. אחריות על שילוב פתרונות בינה מלאכותית ולמידת
מכונה בתשתיות החישוביות, עבודה עם חוקרים ואנשי סגל לפיתוח והטמעת תהליכי חישוב מתקדמים, אינטגרציה בין
תשתיות HPC לשירותי ענן ותמיכה בפלטפורמות היברידיות.
3. ניהול ותפעול צוותי תשתיות סיסטם וענן
ניהול צוותי תשתיות מחשוב ארגוניות, כולל שרתים, וירטואליזציה, תשתיות אחסון וגיבויים ותשתיות ענן, ניהול
מערכות מבוזרות ותמיכה בהגירה לסביבות ענן היברידיות. שיפור ביצועים וייעול התשתיות באמצעות אוטומציה
ותהליכי.DevOps
4. ניהול ותפעול צוותי התקשוב והטלפוניה
תכנון, יישום ותחזוקת תשתיות ומערכות תקשורת וטלפוניה מתקדמות, כולל רשתות LAN, WAN, WiFi, VOIP, תוך
הבטחת ביצועי רשת אופטימליים, זמינות גבוהה והגנה מפני מתקפות סייבר. יישום פתרונות לניהול ושדרוג מתקדם של
הרשתות לצורך מענה לצרכי הטכניון.
5. ניהול היישום והביצוע של מדיניות אבטחת מידע וסייבר
אחריות על יישום והטמעה של מדיניות אבטחת מידע הטכניונית וניהול סיכוני סייבר בכל התשתיות ובתהליכי התפעול,
התמיכה והתחזוקה. ניהול מערכות ותשתיות אבטחת מידע בכל הרבדים, כולל יישום שדרוג והטמעת פתרונות FW,
PAM, NAC, SIEM, DLP, WAF וכו'. ניהול אירועי סייבר והובלת תוכניות התאוששות (BCP & DRP).
6. ניהול ותפעול צוותי תמיכה ותפעול מחשובי
הובלה וניהול מרכז תמיכה במשתמשים והבטחת מתן שירות איכותי לכלל המשתמשים בכל היחידות והפקולטות.
הטמעת מערכות ניטור ובקרה למניעת תקלות ושיפור זמינות המערכות. ניהול ידע ומתן הכשרות לצוותי התמיכה
והשירות. הכנסת תהליכי אוטומציה לתמיכה מהירה ותפעול יעיל ואופטימלי.
דרישות:
השכלה וניסיון:
תואר ראשון במדעי המחשב, הנדסת מחשבים, מערכות מידע או תחום רלוונטי חובה.
תואר שני בניהול מערכות מידע/מנהל עסקים יתרון.
ניסיון - 7 שנים לפחות בניהול תשתיות IT כולל דאטה סנטר ו/או HPC בארגון גד ול,
ו- 5 שנים לפחות בניהול צוותים IT גדולים בתחומי תשתיות, תקשורת, אבטחת מידע ותפעול.
ניסיון ב ניהול פרויקטים גדולים ומורכבים בעלויות של מיליוני שקלים, התקשרויות עם ספקים רבים,
הכרות מעמיקה עם השוק והטכנולוגיות הנ"ל.
יתרון - ניסיון בניהול תשתיות מחשוב בסביבה אקדמית או מחקרית.
מיומנויות טכניות:
ידע וניסיון מוכח בניהול דאטה סנטרים גדולים, כולל מערכות חשמל, קירור וניטור ביצועים.
שליטה וניסיון בטכנולוגיות חישוב- על (HPC)
ידע וניסיון בווירטואליזציה ופתרונות ענן, במערכות אחסון מתקדמות ובמערכי גיבוי ו- DR.
ידע וניסיון בעבודה עם טכנולוגיות תקשורת ואבטחת מידע ברמה גבוהה.
כישורים אישיים:
יכולת ניהול וניסיון משמעותיים בהובלת צוותים מקצועיים בהיקפים גדולים.
תכנון אסטרטגי, פתרון בעיות מורכבות וקבלת החלטות טכנולוגיות קריטיות.
יחסי אנוש מעולים, שירותיות גבוהה, ויכולת עבודה מול גורמים אקדמיים ומנהלתיים.
יכולת עבודה תחת לחץ וריבוי משימות.

התפקיד דורש מחויבות גבוהה, זמינות למענה לתקלות קריטיות ויכולת להוביל חדשנות טכנולוגית תוך מתן
שירות מיטבי לכלל הטכניון.

הערות
המשרה הינה בהיקף 100%.

* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8268287
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 9 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
אפיון, ניתוח ופיתוח תשתיות ארגוניות בתחומי ניהול זהויות, מאגרי משתמשים, דוא"ל ותשתיות ארגוניות אחרות, בהתקנה מקומית ובטכנולוגיות וסביבות ענן.
כפיפות: ראש תחום תשתיות מיקרוסופט וענן.
דרישות:
תואר ראשון רלוונטי (מדעי המחשב, מערכות מידע, הנדסת תוכנה או תחום טכנולוגי אחר) - יתרון
ניסיון מוכח של 5 שנים לפחות בתחומים הבאים:
ידע באפיון וניתוח תהליכים לטובת מימוש בכלי ניהול של מידע ארגוני.
ניסיון מוכח בניהול ותחזוקת Active Directory, כולל Group Policies, DNS, DHCP ו- SSO.
שליטה מלאה ב- Microsoft 365, כולל Exchange Online, SharePoint, Teams ו - Intune.
ניסיון בהקמה, ניהול ואוטומציה של סביבות Azure, כולל Azure AD, Azure Automation, Azure Monitor ו -
Azure Security Center.
היכרות וניסיון באינטגרציה עם פתרונות היברידיים (Hybrid Identity) שילוב בין Active Directory מקומי ל -
Azure AD.
יכולת תכנון ויישום פתרונות גיבוי, DR ואבטחת מידע בענן.
ניסיון בעבודה עם כלי ניהול זהויות בענן (Microsoft Entra ID).
הכרות מעמיקה עם מערכות ניהול זהויות IDM מסחריות.
קידוד בשפות סקריפט (python/shell/PowerShell/Perl) ופיתוח בסביבה הטרוגנית.
היכרות עם מערכות מידע ארגוניות בכלל ו - SAP בפרט.
היכרות עם סביבות ענן ציבורי Azure/AWS
ידע בתקשורת ואבטחת מידע.

דרישות
יכולת התנסחות גבוהה בכתב ובעל- פה, לרבות הדרכה וכתיבות מסמכי עמדה וניתוח חלופות.
יכולת לימוד עצמית גבוהה והובלת נושאים טכנולוגיים.
יחסי אנוש טובים, תודעת שירות גבוהה ויכולת עבודת צוות מולטי -דיסציפלינארי.
זמינות גבוהה גם מעבר לשעות עבודה מקובלות.

הערות: המשרה הינה בהיקף 100%.
* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8282319
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 10 שעות
דרושים בגב מערכות
מיקום המשרה: חיפה
תנאים נוספים:קרן השתלמות
התפקיד כולל אחריות על פיתוח תוכנה משלב הקונספט והדרישות, דרך תכנון ויישום ועד לבדיקות ואימות, בסביבה גלובלית ואג'ילית, פיתוח פתרונות תוכנה מתקדמים בשפת ++ C, ניתוח דרישות, סקירות קוד ודיונים טכניים, מציאת פתרונות לאתגרים טכנולוגיים מורכבים ותכנון ארכיטקטורת תוכנה.
דרישות:
תואר ראשון במדעי המחשב/הנדסת תוכנה / מערכות מידע - חובה
לפחות 3 שנות ניסיון בפיתוח C ++ מודרני וOpenGL - חובה
יכולת תכנון ארכיטקטורה, כתיבת מסמכים טכניים ותחזוקת קוד איכותי
אנגלית ברמה גבוהה חובה (עבודה מול צוותים גלובאליים)
ניסיון בעיבוד אותות, פיתוח אלגוריתמים ותכנות GPU, היכרות עם כלי פיתוח בLinux - יתרון המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8289237
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
1 ימים
דרושים באלביט מערכות
מיקום המשרה: חיפה
אלביט מערכות ימיות מגייסים מהנדס.ת/הנדסאי.ת אלקטרוניקה ומחשבים בעל רישיון סקיפר.ית לאתר אינטגרציה בחיפה ואתם מוזמנים לעלות לסיפון

במסגרת התפקיד:
הרכבת מערכות המחשוב של כלי השייט וחדר שליטה
שילוב מערכות מחשב מבוססות תקשורות IP בכלי שיט ובחדר שליטה
הפעלת מערכות מחשב ויכולת להתגבר על תקלות
אחריות על כלי השיט תוך הקפדה על נהלים ובטיחות
ביצוע הפלגות הכוללות הדגמות, ניסויים ועוד
הפעלת אמצעים שונים שנמצאים ומותקנים על הסירות
דרישות:
הנדסאי.ת/מהנדס.ת אלקטרוניקה מחשבים עם ניסיון בתחום איטגרצית מערכות - יתרון
רישיון סקיפר.ית - תעודת משיט 30 חובה/ 40 יתרון
יוצא.ת חיל הים - יתרון
נכונות לעבודה בחו"ל - חובה


**רק פניות מתאימות יענו המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8278139
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
1 ימים
דרושים בבזן - בתי זיקוק לנפט
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
אחראיות על מערכת הבקרה TDC של מתקני המונומרים.
תחזוקת המערכות, ייזום שינויי תוכנה ותוספות.
מציאת פתרונות לבעיות תפעול בתחום הבקרה באופן עצמאי וגם כסיוע למנהלים ומהנדסים ואנשי אגף התפעול באגף בשיפור תהליכים ובפתרון בעיות בתחום הבקרה.
טיפול בתקלות ביחידות הקצה התהליכיות ביחד עם אנשי המכשור ובמערכות המחשוב.
טיפול בתקלות חומרה במערכת הבקרה ביחד עם אנשי תחזוקת המערכת.
מעקב אחר ביצוע בדיקות אמינות ותקלות מחשוב.
הגדרה של הדרוש, ליווי וסיוע בהטמעה, של בקרת תהליך במונומרים ובשאר מתקני פוליאולפינים. כולל הממשק, בצד מערכת הבקרה, למערכות הנלוות למערכת הבקרה המרכזית, כגון חיגור-PLC, מערכות מידע מפעליות PI ומערכות ייחודיות נוספות
יצירת יישומי בקרה, על גבי המערכות הקיימות והכנסת מערכות חדשות על פי צורך. בניה ותחזוקה של יישומים אלו והממשק עם מערכת הבקרה המרכזית: כולל: איפיון וניתוח, סינטזת פתרונות, תיכנות ובניית הממשקים, בצד הבקרה, בין מערכות וממשקים למשתמש (HMI).
דרישות:
השכלה מהנדס כימיה, מהנדס חשמל, מהנדס אלקטרוניקה, מהנדס תוכנה / מחשבים
ניסיון לפחות 5 שנות ניסיון כמהנדס בקרה בתעשייה, ניסיון בעבודה עם בקרים מתוכנתים, תחזוקה ותוכנה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8285681
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
1 ימים
דרושים בSQLink
סוג משרה: משרה מלאה
חברה בינלאומית בצפון מגייסת מפתח/ת # C
במסגרת התפקיד: עבודה בצוות המפתח תוכנה Scratch, כתיבת קוד מורכב תוך שימוש ב-Object Oriented ו-Multithreading, עבודה מול צוותים מגוונים ועוד.
דרישות:
- 3 שנות ניסיון בפיתוח ב- # C ++ / C
- ניסיון בעבודה בסביבת Windows
- ניסיון בטכנולוגיית COM
- ניסיון בעבודה עם WPF יתרון המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8338443
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים בנס השמת בכירים - סימה מרטין
סוג משרה: בכירים ומשרה מלאה
לארגון ציבורי גדול מאוד, דרוש/ה ראש אגף תשתיות ומערכות מידע
כפיפות לסמנכ"ל מערכות מידע ודיגיטל
תכולת התפקיד:
ניהול אגף הכולל את כל מחלקות התשתיות והתפעול בחטיבה
תכנון בניה והקמה, תפעול תחזוקה ושרידות של כל המערכות
תכנון אסטרטגי בניית תוכניות אסט' ויישומן.
הובלת הטמעה טכנולוגיות תשתית ואבטחת מידע חדשות
ניהול וקידום פרויקטים גדולים
פיתוח ניהול ותחזוקה של כלל תשתיות המחשוב והתקשורת הארגון לרבות אבטחת מידע וסייבר
ועוד....
דרישות:
השכלה אקדמית - מערכות מידע/מדעי המחשב/הנדסת תוכנה/הנדסת מחשבים - חובה.
תואר שני - יתרון.
ניסיון של 6 שנים לפחות בניהול מערך/אגף תשתיות ותפעול בארגונים גדולים של אלפי עובדים.
ניהול והובלת צוות של 40 עובדים לפחות.
ייזום וקידום חדשנות בתחומים ומערכים תשתיתיים חדשים
* המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8303660
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
1 ימים
דרושים בInfinity Labs R&D
מיקום המשרה: רמת גן וחיפה
חברת מחקר ופיתוח מובילה מחפשת אתכם - בוגרי תואר ראשון בהנדסה/מדעים מדויקים, בעלי מיומנויות אוטודידקטיות ואוריינטציה טכנולוגית, להשתתפות במסלול קריירה בפיתוח תוכנה והשתלבות במגוון משרות פיתוח בחזית ההייטק הישראלי.

ההכשרה על חשבוננו במהלך ההכשרה אנו עובדים במרץ מול כ-300 חברות על מנת למצוא לכם את המשרה הראשונה בפיתוח תוכנה, מכיוון שההצלחה שלנו נובעת בהכרח מתוך ההצלחה ארוכת הטווח שלכם!

מסלול הקריירה שפיתחנו שונה מכל מסלול לימודי אחר שהכרתם: ללא מרצים, שקפים וציונים, עם למידה מבוססת פרויקטים בשילוב מחקר תיאורטי מעמיק, תרגולי Hands-On וסביבת עבודה המדמה סביבה של צוות פיתוח בתעשייה.
מיד בתום המסלול תתברגו במשרות ליבה בעולמות פיתוח התוכנה, הדורשות 2-3 שנות ניסיון, ותתחילו לבסס קריירה ארוכת טווח, מצליחה ומתגמלת.
דרישות:
-תואר ראשון בהנדסה/מדעים מדויקים או תואר בהצטיינות עם ציון פסיכומטרי 680+
-אנגלית ברמה גבוהה
-מיומנויות אוטודידקטיות
-אוריינטציה אנליטית
-לא נדרש ניסיון קודם בתכנות
-המשרה מיועדת לנשים ולגברים כאחד. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8307718
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים בפרוסיד
סוג משרה: משרה מלאה
במסגרת התפקיד:
* תכנון מערכות איתות בהתאם לצורכי הארגון
* תיאום עבודות פיתוח והרחבה במערכות איתות ומחסומים
* הכנת ובדיקת תרשימים בתוכנות ייעודיות
* תכנון תוכניות איתות וכבלים לקטעים, מחסומים ותחנות חדשות
* הכנת מפרטים, שרטוטים, כתבי כמויות ואומדנים
* תיאום מטלות למתכננים חיצוניים
* פיקוח על קבלנים ועובדי שטח
* תיעוד מידע במערכות הארגוניות
דרישות:
* מהנדס/ת חשמל / אלקטרוניקה / מחשבים עם ניסיון של שנתיים לפחות בתכנון מערכות שליטה ובקרה
או הנדסאי/ת עם ניסיון של 4 שנים לפחות
* ניסיון בקריאת תוכניות
* ניסיון בעבודה עם תוכנות Office
* ניסיון בעבודה עם AutoCAD

יתרון:
* ניסיון/ידע בתחום הנדסת רכבות
* ניסיון בעבודה עם SAP המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8338830
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will be part of a team developing Application-specific integrated circuits (ASICs) used to accelerate networking in data centers. You will have dynamic, multi-faceted responsibilities in areas such as project definition, design, and implementation. You will participate in the design, architecture, documentation, and implementation of the next generation of data center accelerators.
You will also be responsible for performance analysis for a networking stack.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customes, Cloud customers and the billions of people who use our companyservices around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Lead an ASIC subsystem.
Understand how it interacts with software and other ASIC subsystems to implement groundbreaking data center networks.
Define high-performance hardware/software interfaces. Write micro architecture and design specifications.
Define efficient micro-architecture and block partitioning/interfaces and flows.
Implement designs in SystemVerilog.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience architecting networking ASICs from specification to production.
Experience developing RTL for ASIC subsystems.
Experience in micro-architecture, design, verification, logic synthesis, and timing closure.
Preferred qualifications:
Master's or PhD degree in Electrical Engineering, Computer Engineering or Computer Science.
Experience architecting networking switches, end points, and hardware offloads.
Experience working with design networking like: RDMA or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience with Mastery of TCP, IP, Ethernet, PCIE, and DRAM, and familiarity with Network on Chip (NoC) principles and protocols (e.g., AXI, ACE, and CHI).
Understanding of packet classification, processing, queueing, scheduling, switching, routing, traffic conditioning, and telemetry.
Ability to adeptly estimate performance through analysis, modeling, and network simulation, and drive performance test plans.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8345248
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Build C/C++ firmware running on embedded processors with limited memory footprints on the SoCs.
Develop tools to update and debug the firmware, enable emulation, chip bringup, and hardware debugging.
Play key roles in emulation, chip bring up, and SoC deployment, and contribute to all layers of the data center software stack to deploy SoCs to production.
Create code generators to generate C++ code based on hardware specifications.
Requirements:
Minimum qualifications:
Bachelor's degree in Computer Science, Computer Engineering, a related technical field, or equivalent practical experience.
1 year of experience coding in C/C++.
Experience with embedded systems/firmware design.
Experience working with networking (e.g., Remote Direct Memory Access (RDMA)) or packet processing and system design principles.
Preferred qualifications:
Experience with hardware design (e.g., computer architecture or chip design).
Experience with SoC cycles.
Ability to work with device level hardware and software, especially in a lab environment.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8345214
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest our company possible.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers , Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Design, develop, test, deploy, maintain, and improve SOC software modeling and other software tools.
Manage individual project priorities, deadlines, and deliverables.
Collaborate with hardware and software architecture teams, SOC performance modeling team, and other company software teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or equivalent practical experience.
5 years of experience with software development in C++, and with data structures/algorithms.
Experience in performance modeling, performance analysis, and workload characterization.
Preferred qualifications:
Masters degree or PhD in Engineering, Computer Science, or a related technical field.
4 years of experience with performance, systems data analysis, visualization tools, or debugging.
Experience in modern, high-performance Networking architecture and micro-architecture.
Ability and interest to learn other coding languages as needed.
Excellent object-oriented, database design, and SQL skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8345067
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a CPU Design Verification Engineer, you will work as part of a Research and Development team building verification components, constrained-random testing, system testing, and verification closure. As part of our server chip design team, you will verify complex digital designs. You will collaborate with design and verification engineers in active projects and perform verification. You will be responsible for the full lifecycle of verification which can range from verification planning, test execution, or collecting and closing coverage.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog or formally verify designs with SystemVerilog Assertions (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for stimulus and corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Apply close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
Experience creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at Register Transfer Level (RTL) level using SystemVerilog or Specman/E for Field Programmable Gate Arrays or ASICs.
Preferred qualifications:
Masters degree in Electrical Engineering or Computer Science.
Experience with Universal Verification Methodology (UVM), SystemVerilog, or other scripting languages (e.g., Python, Perl, Shell, Bash, etc.).
Experience with CPU implementation, assembly language, or compute SOCs.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8345046
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define and implement solutions for design, integration and verification problems using in-house and external technical solutions or tools. Ensure chip quality by implementing best practices and implementing quality control measures.
Participate in project development and convergence with the highest quality, and manage issues as they arise through design and implementation.
Connect between RTL design, physical design, Design for Test (DFT), external IPs and SoC while maintaining project priorities.
Maintain project infrastructure and stability.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, a related field, or equivalent practical experience.
4 years of experience with design from microarchitecture through implementation with Verilog/SystemVerilog, or VHDL language.
Experience with scripting.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with ASIC design methodologies for front quality checks (e.g., Lint, CDC/RDC).
Experience with Synthesis, SDC, DFT, ATPG/Memory BIST, UPF, and Low Power Optimization/Estimation.
Experience with chip design flow, physical design, IP integration, and Design for Testing (DFT).
Ability to multitask, with excellent communication and facilitation skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8345026
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will use your ASIC design experience to be part of a team that develops the ASIC SoC from Plan of Record (POR) to Production. Creating SoC Level micro architecture definitions, RTL coding and all RTL quality checks. You will also have the opportunity to contribute to design flow and methodologies. You will collaborate with members of architecture, software, verification, power, timing, synthesis dft etc. You will face technical tests and develop/define design options for performance, power and area.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define the SoC/block level design document such as interface protocol, block diagram, transaction flow, pipeline etc.
Perform Register-Transfer Level (RTL) development (e.g., coding and debug in Verilog, System Verilog), function/performance simulation debug and Lint/Cyber Defense Center/Formal Verification/Unified Power Format checks.
Participate in synthesis, timing/power closure, and Application-Specific Integrated Circuit (ASIC) silicon bring-up.
Participate in test plan and coverage analysis of the block and SOC-level verification.
Participate in architecture feedback.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience with digital logic design principles, RTL design concepts, and languages such as Verilog or SystemVerilog.
Experience in logic design.
Experience with logic synthesis techniques to optimize RTL code, performance and power as well as low-power design techniques.
Experience with design sign off and quality tools (e.g., Lint, CDC, etc.).
Experience with SOC architecture.
Preferred qualifications:
Master's degree or PhD in Computer Science or a related technical field.
Knowledge of assertion-based formal verification.
Knowledge in one of these areas: Peripheral Component Interconnect Express (PCIe), Universal Chiplet Interconnect Express (UCIe), Double Data Rate (DDR), Advanced eXtensible Interface (AXI), or Advanced RISC Machines (ARM) processors family.
Knowledge of high performance and low power design techniques.
Excellent problem-solving and debugging skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344984
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define and implement solutions for design, integration and verification problems using in-house and external technical solutions or tools. Ensure chip quality by implementing best practices and implementing quality control measures.
Participate in project development and convergence with the highest quality, and manage issues as they arise through design and implementation.
Connect between RTL design, physical design, Design for Test (DFT), external IPs and SoC while maintaining project priorities.
Maintain project infrastructure and stability.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, a related field, or equivalent practical experience.
8 years of experience with design from microarchitecture through implementation with Verilog/SystemVerilog, or VHDL language.
Experience with scripting.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with ASIC design methodologies for front quality checks (e.g., Lint, CDC/RDC).
Experience with Synthesis, SDC, DFT, ATPG/Memory BIST, UPF, and Low Power Optimization/Estimation.
Experience with chip design flow, physical design, IP integration, and Design for Testing (DFT).
Ability to multitask, with excellent communication and facilitation skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344980
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As a SoC Physical Design Engineer, you will collaborate with functional design, Design for Testing (DFT), architecture, and packaging engineers. In this role, you will solve technical problems with innovative micro-architecture and practical logic circuits solutions, while evaluating design options with optimized performance, power, and area in mind.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Use problem-solving and simulation techniques to ensure performance, power, and area (PPA) are within defined requirements.
Collaborate with cross-functional teams to debug failures or performance shortfalls and meet program goals in lab or simulation.
Design chips, chip-subsystems, or partitions within subsystems from synthesis through place and route, and sign off convergence, ensuring that the design meets the architecture goals of power, performance, and area.
Develop, validate, and improve Electronic Design Automation (EDA) methodology for a specialized sign off or implementation domain to enable cross-functional teams to build and deliver blocks that are correct by construction and ease convergence efforts.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
5 years of experience with System on a Chip (SoC) cycles.
Experience with advanced design, including clock/voltage domain crossing, DFT, and low power designs.
Experience in high-performance, high-frequency, and low-power designs.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with scripting languages such as Perl, Python, or Tcl.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344975
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will be part of a team developing ASICs used to accelerate networking in data centers. You will have dynamic, multiple responsibilities in areas such as project definition, design, and implementation. You will participate in the design, architecture, documentation, and implementation of the next generation of data center accelerators.
You will be responsible for performance analysis for an end-to-end networking stack using your knowledge.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Lead a complex ASIC subsystem.
Understand how it interacts with software and other ASIC subsystems to implement data center networks.
Define high-performance hardware/software interfaces. Write micro architecture and design specifications.
Define efficient micro-architecture and block partitioning/interfaces and flows.
Collaborate closely with software, verification, and physical design stakeholders to ensure the designs are complete, correct, and performant.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
10 years of experience architecting networking ASICs from specification to production.
Experience developing RTL for ASIC subsystems.
Experience with cross-functional engagement in micro-architecture, design, verification, logic synthesis, and timing closure.
Preferred qualifications:
Experience working with software teams optimizing the hardware/software interface.
Experience working with design networking like: Remote Direct Memory Access (RDMA) or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience in TCP, IP, Ethernet, PCIE and DRAM including Network on Chip (NoC) principles and protocols (AXI, ACE, and CHI).
Experience architecting networking switches, end points, and hardware offloads.
Understanding of packet classification, processing, queuing, scheduling, switching, routing, traffic conditioning, and telemetry.
Proficiency in a procedural programming language (e.g. C++, Python, Go).
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344963
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
As part of our server chip design team, you will use your ASIC design experience to be part of a team that creates the SoC VLSI design cycle from start to finish. You will collaborate closely with design and verification engineers in active projects, creating architecture definitions with RTL coding, and running block level simulations.
In this role, you will contribute in all phases of complex application-specific integrated circuit (ASIC) designs from design specification to production. You will collaborate with members of architecture, software, verification, power, timing, synthesis and etc. to specify and deliver high quality SoC/RTL. You will solve technical problems with innovative micro-architecture and practical logic solutions, and evaluate design options with complexity, performance, power and area in mind.The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define the block level design documents such as interface protocol, block diagram, transaction flow, pipeline, and more.
Perform RTL development (e.g., coding and debug in Verilog, SystemVerilog, VHDL), function/performance simulation debug, and Lint/CDC/FV/UPF checks.
Technical Leadership and mentor team members.
Communicate and work with multi-disciplined and multi-site teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
10 years of experience architecting networking ASICs from specification to production.
8 years of experience in technical leadership.
Experience developing RTL for ASIC subsystems.
Experience in one of the following areas: arithmetic units, bus architectures, processor design, accelerators, or memory hierarchies.
Preferred qualifications:
Experience working with design networking like: Remote Direct Memory Access (RDMA) or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience in TCP, IP, Ethernet, PCIE and DRAM including Network on Chip (NoC) principles and protocols (AXI, ACE, and CHI).
Experience architecting networking switches, end points, and hardware offloads.
Understanding of packet classification, processing, queuing, scheduling, switching, routing, traffic conditioning, and telemetry.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344943
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Develop and optimize the overall layout of the chip, including partitioning, macro and IP placement, and pin placement.
Design and implement efficient power delivery networks (power grids) to ensure stable power to all parts of the chip.
Develop and validate high-performance, low-power clock networks Clock Tree Synthesis (CTS) to ensure proper synchronization across the entire chip.
Develop, enhance, and maintain custom scripts (e.g., Tcl, Perl, Python) for automation and improved efficiency.
Conduct extensive Design Rule Checks (DRC) to ensure the layout adheres to manufacturing rules, perform Layout Versus Schematic (LVS) checks to verify that the physical layout matches the logical design.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
4 years of experience with physical design flows and methodologies (RTL2GDS).
Experience in semiconductor process technologies (deep submicron, advanced nodes like 5nm and below), and device physics (MOSFET/FINFET).
Experience with design for testability (DFT) and low-power design methodologies.
Experience with UPF (Unified Power Format) and its application in physical design.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with scripting languages such as Perl, Python, or Tcl.
Ability to use analysis skills to understand, debug, and resolve issues in the design flow.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344923
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Develop and optimize the overall layout of the chip, including partitioning, macro and IP placement, and pin placement.
Design and implement efficient power delivery networks (power grids) to ensure stable power to all parts of the chip.
Develop and validate high-performance, low-power clock networks (Clock Tree Synthesis - CTS) to ensure proper synchronization across the entire chip.
Develop, enhance, and maintain custom scripts (e.g., Tcl, Perl, Python) for automation and improved efficiency.
Conduct extensive design rule checks (DRC) to ensure the layout adheres to manufacturing rules, performing layout versus schematic (LVS) checks to verify that the physical layout matches the logical design.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
5 years of experience with physical design flows and methodologies (RTL2GDS).
Experience with semiconductor process technologies (deep submicron, advanced nodes like 5nm and below), and device physics (MOSFET/FINFET).
Experience with design for testability (DFT) and low-power design methodologies.
Experience with UPF (Unified Power Format) and its application in physical design.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Experience with scripting languages such as Perl, Python, or Tcl.
Excellent analysis skills, with the ability to understand, debug, and resolve issues in the design flow.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344919
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
Behind everything our users see online is the architecture built by the Technical Infrastructure team to keep it running. From developing and maintaining our data centers to building the next generation of our company platforms, we make our company's product portfolio possible. We're proud to be our engineers' engineers and love voiding warranties by taking things apart so we can rebuild them. We keep our networks up and running, ensuring our users have the best and fastest experience possible.
Responsibilities
Collaborate with Architecture, Design, and Verification teams to develop new product bring-up, validation, characterization, and qualification strategies, manufacturing test solutions for new High Performance Computing (HPC) products in advanced process technologies.
Verify test solutions on pre-silicon models (simulation or emulation) and develop ATE test modules, DC tests, binning, production flows, and characterization flows.
Develop and validate test programs on ATE platforms for New Product Integration (NPI) in preparation for High Volume Manufacturing (HVM), working with ATE vendors.
Support product sustainability, including volume data analysis of screening and characterization data; test time and yield improvements; test escapees and Return Merchandise Authorizations (RMAs) assessments; failure localization; containment measure implementation; and partnership with design manufacturing, quality, and reliability teams to root cause and implement corrective actions.
Develop tools, flows, and methodologies to continuously improve and automate the testing.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, a related field, or equivalent practical experience.
5 years of experience in design, test, manufacturing, or process engineering.
Experience in pre-silicon validation, test content generation, ATE program development, and post-silicon enabling from NPI through HVM.
Experience in ASIC test methodologies (e.g., MBIST, ATPG, DFT, SERDES, and sensors).
Experience in Python, Java, C#, or C/C++ and Advantest or Teradyne ATE platforms.
Preferred qualifications:
Experience in creating end-to-end manufacturing test strategies for PCBA and systems that cover structural through functional and system tests.
Experience in ATE hardware design and proliferation: load boards/probe cards, handler kits, sockets, and thermal control solutions.
Experience in developing or integrating manufacturing test hardware using electrical and thermo-mechanical components.
Experience in developing automations for pre-silicon verification and post-silicon test-generation/test-program domains.
Experience with CPU/GPU SoC architecture, design, validation, and debug.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344893
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The ML, Systems, & Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define the block-level design document (e.g., interface protocol, block diagram, transaction flow, pipeline, etc.).
Perform Register-Transfer Level (RTL) coding (coding and debug in Verilog, SystemVerilog), function/performance simulation debug, and Lint/CDC/FV/UPF checks.
Participate in synthesis, timing/power closure activities.
Participate in test plan and coverage analysis of the block and SoC-level verification.
Communicate and work with multi-disciplined and multi-site teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
4 years of experience with digital logic design principles, RTL design concepts, and languages, such as Verilog or SystemVerilog.
Experience with logic synthesis techniques to optimize RTL code, performance and power, as well as low-power design techniques.
Experience with design sign-off and quality tools (e.g., Lint , CDC , etc.).
Experience with SoC or IP architecture.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
Knowledge of high-performance and low-power design techniques, assertion-based formal verification, Field-programmable Gate Array (FPGA) and emulation platforms, and SoC architecture.
Knowledge in one of the following areas such as Double Data Rate (DDR)/Low Power Double Data Rate (LPDDR), High-bandwidth memory (HBM).
Excellent problem-solving and debugging skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344873
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The ML, Systems, and Cloud AI (MSCA) organization at our company designs, implements, and manages the hardware, software, machine learning, and systems infrastructure for all our company services (Search, YouTube, etc.) and our company Cloud. Our end users are our customers, Cloud customers and the billions of people who use our company services around the world.
We prioritize security, efficiency, and reliability across everything we do - from developing our latest TPUs to running a global network, while driving towards shaping the future of hyperscale computing. Our global impact spans software and hardware, including our company Clouds Vertex AI, the leading AI platform for bringing Gemini models to enterprise customers.
Responsibilities
Define the SoC/block level design document such as interface protocol, block diagram, transaction flow, pipeline, etc.
Perform Register-Transfer Level (RTL) development (e.g., coding and debug in Verilog, System Verilog), function/performance simulation debug and Lint/Cyber Defense Center/Formal Verification/Unified Power Format checks.
Participate in synthesis, timing/power closure, and Application-Specific Integrated Circuit (ASIC) silicon bring-up.
Participate in test plan and coverage analysis of the block and SOC-level verification.
Communicate and work with multi-disciplined and multi-site teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
5 years of experience with digital logic design principles, Register-Transfer Level (RTL) design concepts, and languages such as Verilog or System Verilog.
Experience with logic synthesis techniques to optimize Register-Transfer Level (RTL) code, performance and power as well as low-power design techniques.
Experience in logic design and debug with Design Verification (DV).
Preferred qualifications:
Experience with a scripting language like Python or Perl.
Experience with design sign off and quality tools (e.g., Lint, clock domain crossing (CDC), etc.).
Knowledge of SOC architecture and assertion-based formal verification.
Knowledge of high performance and low power design techniques.
Knowledge in one of these areas: PCIe, UCIe, DDR, AXI, ARM processors family.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8344858
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו
ישנן 2 משרות בחיפה וסביבתה אשר לא צויינה בעבורן עיר הצג אותן >