רובוט
היי א אי
stars

תגידו שלום לתפקיד הבא שלכם

לראשונה בישראל:
המלצות מבוססות AI שישפרו
את הסיכוי שלך למצוא עבודה

ASIC / VLSI

אני עדיין אוסף
מידע על תפקיד זה

לעדכן אותך כשהכל מוכן?

משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP

חברות מובילות
כל החברות
כל המידע למציאת עבודה
5 טיפים לכתיבת מכתב מקדים מנצח
נכון, לא כל המגייסים מקדישים זמן לקריאת מכתב מק...
קרא עוד >
קריירה בקאמבק : איך לחזור ובגדול
עזבתם מקום עבודה? שיניתם כיוון מקצועי? לפעמים ש...
קרא עוד >
כיצד להתבלט בישיבות עבודה?
נצלו את הפאנל המקצועי ודחפו את עצמכם קדימה – הפ...
קרא עוד >
לימודים
עומדים לרשותכם
חברות מגייסות
מיין לפי: מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
טוען
סגור
לפי איזה ישוב תרצה שנמיין את התוצאות?
Geo Location Icon

משרות בלוח החם
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
חברה חסויה
Job Type: Full Time and Hybrid work
We are looking for a hands-on, experienced Physical Design Engineer to join us and help define and implement companyys next-generation AI SOC in an advanced technology node
You will play a key role in building and leading our physical design team, developing flows and methodologies, and driving the full RTL-to-GDSII implementation and signoff for one of the most advanced SoCs in the industry.
What Youll Do
Take part in shaping methodology and best practices in advanced technologies
Drive end-to-end implementation: synthesis, P R, timing closure, and signoff
Collaborate closely with architecture and design teams on timing, floorplaning, partitioning, and power specification
Define and optimize static timing constraints, area, and power goals at block and top levels
Take part in flow development and automation to improve efficiency and quality of results
Requirements:
At least 3+ years experience with RTL2GDS flow
BSC/MSC in Electrical/Computer engineering
Deep understanding on STA principals, synthesis, and P R flow
Solid experience in physical verification and advanced process nodes
Advantages:
Top level implementation and signoff
Experience with DFT
Managerial experience
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8569515
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
חברה חסויה
Job Type: Full Time and Hybrid work
Our group is responsible for the development of the company next generation SOC for AI Networking Compute. The development starts from product definition through architecture, design, verification and up to implementation.

The complex SOC is a high-performance device running AI scale-out for inference workloads computer for vision and audio processing, with technologies from multi-disciplines.
In this position you will have end-to-end responsibility for all design flow. In this position you will be responsible for full cluster/block uarch, design, initial synth, lint, integrating and supporting PD, DFT and verification.

If you are curious, innovative, have strong technical skills with a hands-on approach, and understand the full design, system view and SW integration requirements, this position is for you!
Requirements:
7+ years of experience as a VLSI design engineer
B.Sc./M.Sc. degree in electrical/computer engineering from a leading university
Experience in defining uarch and design of complex design units.
SOC design experience.
full cluster/block uarch, design, inital synth, lint, integrating and supporting PD, DFT and verification.
Advantages

Experience in HW implementation of packet processing / Ethernet / Infiniband / RDMA Experience in high-speed interfaces DDR/PCIe - great advantage!
Leading VLSI teams/projects
Verification experience and knowledge with SV/UVM
CPU subsystem multi-core designs experience
Experience with Synthesis and STA analysis
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8569498
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים בוייזדום
Job Type: Full Time
A Tel Aviv-based startup is looking for a hands-on system architect to own the end-to-end architecture of FPGA-based electro-optical systems, from requirements through integration and validation. Full-time, on-site (Azrieli area).
דרישות
A Tel Aviv-based startup is looking for a hands-on system architect to own the end-to-end architecture of advanced FPGA-based electro-optical and sensing systems.

The role includes architecture, definition and optimization of on-edge data processing pipelines ( Real-Time ), from requirements through integration and validation.

Responsibilities

Own end-to-end system architecture of FPGA-based electro-optical and sensing platforms.
Define and design Real-Time on-edge data processing pipelines, including signal acquisition, preprocessing, filtering, and hardware acceleration.
Lead architecture of systems based on Xilinx Zynq / Zynq UltraScale+ SOC (PS + PL
Requirements:
Requirements
BSc in Physics / Electronics / Electro-Optics or equivalent.
5+ years of experience in system architecture / system engineering of electro-optical or sensing systems.
Strong hands-on experience with Xilinx Zynq-based architectures (mandatory).
Proven experience designing FPGA-based systems at architecture level, including PS/PL partitioning.
Experience with Real-Time data processing on the edge (low latency, high bandwidth systems).
Background in signal processing - preferably radar signal processing / sensing systems / DSP pipelines.
Deep understanding of HW/FW/SW interfaces and system integration.
Hands-on mindset and ability to work independently in a fast-paced startup environment.
Xilinx Zynq / Zynq UltraScale+
FPGA Architecture
Edge Computing / Edge data Processing
Signal Processing (Radar - advantage)
DSP / Filtering / Sensor data Pipelines
Real-Time Systems
HW/FW/SW
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8552477
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
1 ימים
דרושים בReady
Job Type: Full Time and Hybrid work
We are looking for a Senior Verification engineer to join our team. 

Job Description:
 The role includes defining verification strategies, building environments, and ensuring coverage closure for complex designs.
You will work closely with design and architecture teams throughout the full development lifecycle.
Requirements:
- B.Sc./M.Sc. in Electrical Engineering or Computer Engineering
 - 7+ years of hands-on experience in VLSI Verification
 - Strong knowledge of SystemVerilog and UVM
 - Experience with C / C ++ and Python or PERL - advantage
-  Background in RTL analysis and complex logic verification - advantage
This position is open to all candidates.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8524535
סגור
שירות זה פתוח ללקוחות VIP בלבד
לוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Ra'anana
Job Type: Full Time
In this role, you will be managing the MBBU projects involving multiple domains including: VLSI architecture, VLSI Design, VLSI verification, VLSI backend, Algorithms and Software. These projects include development of products like cellular modems, Communication Digital Signal Processors and Radar/Lidar baseband with a total of up to 100 R&D engineers involved.

This role is reporting to the MBBU General Manager.

Responsibilities

Full ownership on all R&D projects of the Mobile Business Unit, including Software, VLSI and Algorithms tasks.

Direct management for the PMO
Requirements:
B.Sc. / M.Sc. in Electrical Engineering.
At least 10 years of experience in development of SoC products.
At least 5 years of experience in managing complex HW/SW projects with >20 engineers.
Experience with project planning and tracking methodologies and systems.
Highly organized, self-motivated, self-directed, proactive.
Excellent communication skills, and ability to thrive in a global multi-site environment.
An independent problem solver.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8569958
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Ra'anana
Job Type: Full Time
We are seeking a highly skilled and motivated VLSI Backend Team Leader to join and lead our dynamic team.

As part of this position, you will lead a team of experienced engineers working on parallel projects, and play a crucial role in the design and implementation of complex designs, flow development, and the latest technology node bring-up and integration.

The Backend team leader will be required to do 50% hands on work and 50% managerial work.
Requirements:
B.Sc. / M.Sc. in Electrical Engineering from a leading institute
At least 10 years of experience as a VLSI Backend Engineer
In-depth knowledge of Synthesis, P&R, and STA flows
Hands-on experience of full RTL to GDS-II flow for complex designs
Experience in development in advanced nodes (7nm and below)
Experience in scripting using TCL and Python.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8569953
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
4 ימים
Location: Herzliya
Job Type: Full Time
Power the Future with us! SolarEdge (NASDAQ: SEDG), is a global leader in high-performance smart energy technology, with over 3000 employees, offices in 33 countries, and millions of products installed in over 133 countries. We are seeking a passionate and detail-oriented Student to join our team and contribute to post-silicon validation activities for ASIC devices. This role offers a unique opportunity to deepen your expertise in analog and mixed-signal circuit characterization and contribute to cutting-edge semiconductor development. Responsibilities
* Perform lab characterization of mixed-signal and analog IPs including ADCs, DACs, voltage references (Bandgap), sensing amplifiers, and analog channels
* Analyze measurement data using tools such as Excel and MATLAB, and compare results against specifications
* Develop and document technical reports and measurement procedures
* Implement test automation through coding
* Troubleshoot lab issues and resolve bugs by applying deep analog circuit knowledge
* Collaborate closely with the design team to support validation efforts

Country:
Israel

City:
Herzliya
Requirements:
* 2nd-year Electrical Engineering student from a leading university, available 2–3 days per week
* GPA 80 and above (need to send grade sheet)
* Self-motivated, proactive, and eager to learn
* Methodical, organized, and precise in execution
* Ability to manage multiple tasks and prioritize effectively in a dynamic environment Advantage:
* Proficiency with lab equipment: oscilloscopes, DMMs, waveform generators and power supplies
* Programming skills for scripting and basic automation
* Understanding of analog circuits, filters, and operational amplifiers
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8433649
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
27/02/2026
Location: Tel Aviv-Yafo
Job Type: Full Time
Lead verification for advanced ASIC/FPGA designs in a top-tier R&D team developing high-performance network interface solutions and customer-focused hardware.

Location: Tel Aviv office or our Beer Sheva office, which is located next to the train station



Responsibilities:
Drive verification of complex, high-speed ASIC/FPGA designs
Define and implement advanced verification methodologies
Collaborate with architecture, software, and validation teams
Mentor engineers and promote technical excellence
Work with technologies like high-speed interfaces, network processors, and SoCs
Requirements:
B.Sc. in Computer Science or Electrical Engineering
7+ years of hands-on verification experience
Proven end-to-end ASIC flow experience (design to tapeout)
Strong teamwork and communication skills
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8564485
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
27/02/2026
Location: Be'er Sheva
Job Type: Full Time
Were hiring an experienced verification engineer to join our team developing advanced telecommunications ASIC/FPGA products. You will join RADs family, as part of our team in Beer-Sheva.



Responsibilities:
Build and maintain verification environments (SystemVerilog/UVM or Specman)
Develop test plans and run constrained-random & directed tests
Debug, analyze coverage, and work closely with design teams
Contribute to methodology and process improvements
Requirements:
BSc/MSc in EE/CE or related field
5+ years of ASIC/FPGA verification experience
Strong in SV/UVM or Specman
Scripting (Python/Bash), Linux
Great debugging and teamwork skills
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8564483
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
26/02/2026
Location: Caesarea
Job Type: Full Time
We are looking for a Senior Verification Engineer to be a significant part in developing a complex and innovative SoC chip in a start-up company.

Taking full ownership of entire domain, defining the verification strategy, writing, and executing verification plan in system Verilog UVM.
Requirements:
5+ years of experience as a Verification Engineer.
B.Sc./M.Sc. in Electrical/Computer Engineering from a leading university.
Strong knowledge of System Verilog and UVM methodology.
Experience in pre-silicon functional unit level/cluster/full chip verification.
Experience in verification of packet processing/Ethernet/RDMA/InfiniBand
Familiarity with SoC architecture, CPU subsystems, and multi-core designs.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8563214
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
26/02/2026
Location: Caesarea
Job Type: Full Time
looking for a senior VLSI Design Engineer highly experienced in developing designs for complex SoC devices, from arch/uarch definition to coding and verification. In this position you will have end-to-end responsibility for all design flow. In this position you will be responsible for full cluster/block uarch, design, initial synth, lint, integrating and supporting PD, DFT and verification.

If you are curious, innovative, have strong technical skills with a hands-on approach, and understand the full design, system view and SW integration requirements, this position is for you!
Requirements:
7+ years of experience as a VLSI design engineer
B.Sc./M.Sc. degree in electrical/computer engineering from a leading university
Experience in defining uarch and design of complex design units.
SoC design experience.
full cluster/block uarch, design, inital synth, lint, integrating and supporting PD, DFT and verification.
Experience in HW implementation of packet processing / Ethernet / Infiniband / RDMA Experience in high-speed interfaces DDR/PCIe
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8563218
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Netanya
Job Type: Full Time
We are looking for highly motivated engineers who love the challenges and the opportunity of a small company. Join us and be a part of a small and dynamic team, which revolutionizes the parallel processor architecture.
Requirements:
BSc in Electronics Engineering or Computer Science
4+ Years of industry experience in verification, full chip dev. cycle.
Experience with System Verilog and UVM methodology - MUST
Advantage:
M.Sc. in Electronics Engineering or Computer Science
Working experience with Formal verification
Scripting skills in Python/Perl/shell
Hands-on experience with two or more of the following :
PCIE (Gen5 and above).
DDR (v4 and above).
AMBA protocol family, (inc. AXI4+, ACE/CHI)
ARM core architecture.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8561701
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: More than one
Job Type: Full Time
We are looking for highly motivated engineers who love the challenges and the opportunity of a small company. Join us and be a part of a small and dynamic team, which revolutionizes the parallel processor architecture.
Requirements:
BSc in Electronics Engineering or Computer Science
10+ Years of industry experience in verification, full chip dev. cycle.
2+ years of experience in leading a team of engineers (including technical and personal mentoring, etc.)
Experience with System Verilog and UVM methodology - MUST
Advantages
M.Sc. in Electronics Engineering or Computer Science
Working experience with Formal verification
Scripting skills in Python/Perl/shell
Hands-on experience with two or more of the following :
PCIE (Gen5 and above).
DDR (v4 and above).
AMBA protocol family, (inc. AXI4+, ACE/CHI)
ARM core architecture.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8561690
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: More than one
Job Type: Full Time
we are looking for a VLSI Design Engineer.
Requirements:
BSc in Electronics Engineering.
7+ Years of industry experience in VLSI Design.
Acquaintance with all aspects of chip development.
Familiar with Design/Verification tools and methodologies.
Experience with Verilog RTL coding and Verification support.
Experience with Synthesis flows - an advantage.
Highly Motivated, Independent and responsible.
Team Player and with excellent interpersonal skills.
Experience with DDR IPs - An Advantage
Experience with DDR 5 and up IPs - A Huge Advantage
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8561629
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Rosh Haayin
Job Type: Full Time
Were looking for a highly experienced and motivated VLSI Manager to lead the development of our next-generation ASIC-from initial concept to final production. In this pivotal leadership role, you will own the full ASIC lifecycle, drive execution across global teams, and partner with cross-functional stakeholders to deliver cutting-edge silicon that shapes the future of autonomous vehicles.
What Youll Do
Own and lead the end-to-end ASIC development process
Serve as the central point of contact for all ASIC-related activities across Product, Firmware, Computer Vision, Hardware, and R&D stakeholders
Drive the ASIC program work plan, ensuring alignment and coordination across global teams and multiple workstreams
Define and enforce VLSI development methodologies, design flows, and quality standards
Evaluate, select, and integrate both digital and analog IPs required for the ASIC
Manage relationships and deliverables with external VLSI partners and service providers
Ensure high-quality execution, risk management, and delivery across all project phases.
Requirements:
B.Sc. in Electrical Engineering from a recognized institution
Minimum 7 years of hands-on experience in microarchitecture and RTL design
At least 3 years in a leadership role managing ASIC teams or projects
Proven experience leading ASIC programs from concept through production
Deep understanding of the full ASIC development lifecycle and technical requirements
Strong experience in digital IP and SoC design, verification, and implementation methodologies
Proficiency with industry-standard EDA tools (Lint, CDC analysis, simulation, debugging, synthesis, timing closure)
Excellent communication, leadership, and interpersonal skills
Bonus Points
Familiarity with functional safety standards (ISO 26262)
Experience with multi-core SoCs and security architectures (e.g., HSM)
Background in computer vision, DSPs, or automotive systems
Knowledge of automotive protocols (CAN, Automotive Ethernet, FlexRay, AUTOSAR)
Experience with embedded software and low-power design techniques
Prior collaboration with external back-end design teams
Exposure to optical systems.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8561325
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Yokne`am
Job Type: Full Time
We are looking for experienced FPGA Engineers to lead innovation in the next generation space connectivity technology.



What you will be doing​



Design and manufacture systems including ICs by RS and SoC type FPGAs

Design and implement high-speed digital signal processing algorithms.

Design for highly robust, distributed systems with emphasis on managing physical effects that originate from the harsh space environment.

Implement DSP algorithm on SoC type FPGAs.

Key contributor to Digital, Modem architecture and design.

Lead technical reviews with key stakeholders.

Work closely within a multi-disciplinary team to lead high-impact technical decisions about system design, implementation, and verification.
Requirements:
10+ year of experience in complex FPGA design

Extensive experience in development over SoC type FPGAs including integrated ARM cores and programable logic.

Extensive experience with signal processing functions and mixed-signal systems.

Excellent knowledge with FPGA design and development in Verilog/VHDL/Vivado/Vitis

Hands on experience with FPGAs build flow including design, synthesis, place & route, timing constraints and timing closure.

Hands on with debug methodologies and lab debug experience.

B.Sc. in Electrical Engineering or equivalent with emphasis on signal processing.

Highly motivated, team player driven to achieve high quality results.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8561250
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Haifa
Job Type: Full Time
We are looking for an experienced ASIC Physical Design Engineer to join our dynamic team, Join the ride as we spearhead the next revolution in electronics!
What Youll Do
Own and continuously improve our smooth product backend integration methodology, flows, and best practices using Cadence and Synopsys tools.
Develop, maintain, and scale automation and infrastructure (TCL / Python) to improve quality, predictability, and turnaround time.
Collaborate closely with multiple teams to ensure smooth handoffs and high-quality product.
Support field teams on complex technical issues when needed.
Responsibilities
Implementation of ASIC units using advanced flows
Developing BackEnd methodology using Cadence and Synopsys tools
Build and develop scripts for physical design implementation
Support Field team with customer issues.
Requirements:
3-5 years of hands-on experience with ASIC physical design (RTL-to-GDS).
Proven experience taking multiple full-chip SoCs from RTL through tapeout.
Deep knowledge of Cadence and/or Synopsys backend flows (experience with both is a strong plus).
Strong understanding of PnR, timing closure, SI, power, DRC/LVS, and signoff.
Excellent debugging and problem-solving skills.
Strong scripting skills in TCL and Python.
Nice-to-have / Advantage
Experience with multiple power domains and low-power design techniques.
Background that spans both frontend (RTL) and backend.
Experience influencing or defining methodology across teams or projects.
Personal skills
Innovation, quick learning abilities
Team player
Commitment ,full ownership of tasks
Excellent communication and presentation skills
Customer orientation
A strong sense of ownership.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8560976
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Haifa
Job Type: Full Time
We are looking for a Senior ASIC Physical Design Engineer to join our dynamic team, Join the ride as we spearhead the next revolution in electronics!
What Youll Do
Own and continuously improve our smooth product backend integration methodology, flows, and best practices using Cadence and Synopsys tools.
Develop, maintain, and scale automation and infrastructure (TCL / Python) to improve quality, predictability, and turnaround time.
Collaborate closely with multiple teams to ensure smooth handoffs and high-quality product.
Support field teams on complex technical issues when needed.
Responsibilities
Implementation of ASIC units using advanced flows
Developing BackEnd methodology using Cadence and Synopsys tools
Build and develop scripts for physical design implementation
Support Field team with customer issues.
Requirements:
8+ years of hands-on experience with ASIC physical design (RTL-to-GDS).
Proven experience taking multiple full-chip SoCs from RTL through tapeout.
Deep knowledge of Cadence and/or Synopsys backend flows (experience with both is a strong plus).
Strong understanding of PnR, timing closure, SI, power, DRC/LVS, and signoff.
Excellent debugging and problem-solving skills.
Strong scripting skills in TCL and Python.
Nice-to-have / Advantage
Experience with multiple power domains and low-power design techniques.
Background that spans both frontend (RTL) and backend.
Experience influencing or defining methodology across teams or projects.
Personal skills
Innovation, quick learning abilities
Team player
Commitment, full ownership of tasks
Excellent communication and presentation skills
Customer orientation
A strong sense of ownership.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8560949
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
25/02/2026
Location: Tel Aviv-Yafo
Job Type: Full Time
We are looking for a Senior ASIC Physical Design Engineer to join our dynamic team, Join the ride as we spearhead the next revolution in electronics!
What Youll Do
Own and continuously improve our smooth product backend integration methodology, flows, and best practices using Cadence and Synopsys tools.
Develop, maintain, and scale automation and infrastructure (TCL / Python) to improve quality, predictability, and turnaround time.
Collaborate closely with multiple teams to ensure smooth handoffs and high-quality product.
Support field teams on complex technical issues when needed.
Responsibilities
Implementation of ASIC units using advanced flows
Developing BackEnd methodology using Cadence and Synopsys tools
Build and develop scripts for physical design implementation
Support Field team with customer issues.
Requirements:
8+ years of hands-on experience with ASIC physical design (RTL-to-GDS).
Proven experience taking multiple full-chip SoCs from RTL through tapeout.
Deep knowledge of Cadence and/or Synopsys backend flows (experience with both is a strong plus).
Strong understanding of PnR, timing closure, SI, power, DRC/LVS, and signoff.
Excellent debugging and problem-solving skills.
Strong scripting skills in TCL and Python.
Nice-to-have / Advantage
Experience with multiple power domains and low-power design techniques.
Background that spans both frontend (RTL) and backend.
Experience influencing or defining methodology across teams or projects.
Personal skills
Innovation, quick learning abilities
Team player
Commitment, full ownership of tasks
Excellent communication and presentation skills
Customer orientation
A strong sense of ownership.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8560941
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו