דרושים » מדעים מדוייקים » מוביל.ת וריפיקציה

משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP
כל החברות >
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
מיקום המשרה: חיפה וסביבתה
סוג משרה: משרה מלאה
קצת על התפקיד:
מהנדסת וריפיקציה לתכנון ופיתוח סביבת וריפיקציה (Block level & Full chip).
תואר ראשון בהנדסת חשמל ואלקטרוניקה/ מחשבים/ תוכנה. תואר שני - יתרון.
רקע משמעותי בתכנות מונחה עצמים (OOP).
ניסיון של שלוש שנים בפיתוח וריפיקציה ב- System Verilog UVM\ Specmane.
ניסיון בעבודה בסביבת LINUX.
רקע ב- VHDL\ Verilog - יתרון.
ניסיון בכתיבת Scripts - יתרון.
ניסיון בכלי ניהול Regressions - יתרון.
ניסיון הובלת צוותי פיתוח - יתרון.
דרישות:
עבודה בפיתוח של מערכות מורכבות.
תפקיד מאתגר מול קבוצות פיתוח שונות.
לקיחת חלק משמעותי בהליך הפיתוח, החל משלב התכנון ועד לייצור.
מרחב להתפתחות אישית ולהעמקה/ הרחבת ידע. המשרה מיועדת לנשים ולגברים כאחד.
 
הסתר
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8823713
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות דומות שיכולות לעניין אותך
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים בגב מערכות
מיקום המשרה: חולון
סוג משרה: משרה מלאה
תנאים נוספים:קרן השתלמות
לחברה ביטחונית וטכנולוגית מובילה בחולון דרוש/ה מהנדס/ת Verification מנוסה להצטרפות לצוות מקצועי העוסק בפרויקטים טכנולוגיים מתקדמים בתחומי FPGA, עיבוד אות ו-Controllers.
במסגרת התפקיד:
הגדרה, ארכיטקטורה ופיתוח סביבות Verification במתודולוגיית UVM
ביצוע Verification לתכנוני FPGA מרמת Block ועד Full-Chip
כתיבת TEST Plans, פיתוח תרחישי בדיקה ועבודה עד Coverage Closure
ביצוע RTL Debugging ברמת Block וברמת system
עבודה צמודה עם צוותי FPGA, מערכת ואלגוריתמים
עבודה בסביבת Linux וכתיבת סקריפטים לצורכי אוטומציה
דרישות:
תואר ראשון בהנדסת חשמל, אלקטרוניקה או מדעי המחשב - חובה
לפחות 5 שנות ניסיון ב-Verification של FPGA או ASIC - חובה
ניסיון מעשי ב-SystemVerilog ובמתודולוגיית UVM - חובה
ניסיון בפיתוח סביבות Verification ברמת Block וברמת Full-Chip
ניסיון בכתיבת TEST Plans ובעבודה עד שלב ה-Coverage
ניסיון ב-RTL Debugging ברמת Block ועד system Level
ניסיון בעבודה עם כלי סימולציה - ניסיון ב-Questa Simulator מהווה יתרון
ניסיון בכתיבת סקריפטים ב- Python, TCL, Bash או Csh
ניסיון בעבודה בסביבת Linux
אנגלית טכנית ברמה טובה מאוד
יכולות אנליטיות גבוהות ויכולת עבודה עצמאית ובצוות מולטי-דיסציפלינרי המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8815478
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 6 שעות
דרושים בלוגיקה IT
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
מיקום: חולון| ארגון מוביל

במסגרת התפקיד:
זו הזדמנות לקחת חלק בפרויקטים טכנולוגיים מתקדמים ומגוונים בתחומי FPGA Verification, עיבוד אות, Controllers ועוד.

פיתוח סביבות במתודולוגית UVM עבור וריפיקציית FPGA במגוון פרויקטים, עיבוד אות, Controllers ועוד.
המשרה כוללת הגדרה, ארכיטקטורה ופיתוח סביבות אימות מרמת Block level עד  Full-chip
עבודה בצמוד לצוותי פיתוח FPGA, מהנדסי מערכת ואלגוריתמיים
דרישות:
דרישות התפקיד:
ניסיון של 5+ שנים בתחום ה-Verification, משלב הגדרת TEST Plan ועד Coverage
השכלה רלוונטית
ניסיון מעשי במתודולוגיית UVM ובSystemVerilog -
ניסיון בפיתוח סביבות Verification עבור FPGA / ASIC ברמות Block וFull-Chip
ניסיון ב-RTL Debugging מרמת Block ועד system Level
עבודה עם כלי סימולציה, יתרון לQuesta Simulator-
ניסיון בכתיבת סקריפטים ב- Python, TCL, Bash/Csh
עבודה בסביבת Linux
ניסיון בעבודה מול צוותי FPGA, ארכיטקטורה, מערכת ואלגוריתמים
יכולות אנליטיות ופתרון בעיות ברמה גבוהה
יכולת עבודה עצמאית ובצוות בסביבה מולטי-דיסציפלינרית
אנגלית טכנית ברמה טובה מאוד המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8814181
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
דרושים באשד משאבי ניהול והנדסה בע"מ
סוג משרה: משרה מלאה
קבוצת אשד מגייסת מהנדס/ת אלקטרוניקה לתכן מבדקים לארגון ביטחוני מוביל באזור המרכז.

מה בתפקיד?
כתיבת מפרטי דרישות טכניים לפיתוח וייצור מבדקים אוטומטים / סימולטורים / מסדים ומגירות.
כתיבת מסמכי בדיקות (ATP, TRD).
ליווי והנחיית מתכנתים בקידוד הבדיקות לרבות אפיון תוכנת הבדיקה.
הובלה ותיאום בין גורמי ההנדסה לקב"מ.
ניהול קבלני משנה בתהליך הפיתוח של המבדק כולל ליווי והשתתפות בסקרים הנדסיים.
ליווי טכני של קבלני משנה בתהליך הייצור (בבית הלקוח ואצל הקב"מ).
ביצוע בדיקות ושילובים ( חומרה / תוכנה ) מבדק אל מול יחידה נבדקת (ATP ו-HASS).
כתיבת מסמכי תיאור ותפעול מבדק(User Manual,Tester Technical Spec).
התקנת מבדקים באתרי הייצור / לקוחות וביצוע שילובים עד המסירה.
ביצוע הדרכות OJT באתרי הייצור והלקוח.
תמיכה בייצור ותחזוקה באתרי הלקוחות.
דרישות:
הנדסאי אלקטרוניקה / תואר ראשון בהנדסת חשמל / אלקטרוניקה.
7 שנות ניסיון באפיון ופיתוח מבדקים אוטומטיים / צב"ד / פיתוח חומרה.
מהנדס עם נסיון קודם כטכנאי / הנדסאי אלקטרוניקה מהשירות הצבאי - יתרון.
הכרת כלים לפיתוח תוכנה ושימוש בתוכנת ATEasy, TestStand - יתרון.
רקע במערכות משולבות, RF, אופטיקה ותקשורת - יתרון.
הבנה בתקשורת מחשבים, שילובים ובדיקות מערכת - יתרון. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8811950
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
1 ימים
דרושים באלביט מערכות
מיקום המשרה: יבנה
סוג משרה: משרה מלאה
לאתר החברה ביבנה דרוש.ה מהנדס.ת ולידציה/ אוטומציה

תיאור התפקיד:
במסגרת התפקיד כתיבת אוטומציה ב-# VB.net / C בסביבת Embedded
נדרש ניסיון בהבנת דרישות מערכת, הגדרת תרחישי בדיקה והרצת בדיקות עבור מערכות מולטי-דיסציפלינריות
תפקיד מעניין ומאתגר המשלב עבודה מול צוות פיתוח התוכנה
דרישות:
תואר ראשון מהנדס.ת / הנדסאי.ת אלקטרוניקה
ניסיון של לפחות 2-3 שנים בפיתוח אוטומציה ב - # VB.net/ C או C / C ++
היכרות עם כלים הנדסיים כגון: - Python, MATLAB

*רק פניות מתאימות יענו המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8754101
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 9 שעות
דרושים בגב מערכות
מיקום המשרה: יקנעם עילית
סוג משרה: משרה מלאה
תנאים נוספים:קרן השתלמות
לחברת מכשור רפואי דרוש/ה מהנדס/ת V V לתפקיד מעשי ומשמעותי הכולל ליווי פרויקטי פיתוח משלביהם הראשונים ועד להשלמתם, תוך השפעה על תכנון המוצר ועל פעילויות האימות והתיקוף.
תחומי אחריות:
הגדרה, כתיבה וביצוע של פרוטוקולי Design Verification ושיטות בדיקה
אחריות על כיסוי דרישות המוצר ועל עקיבות בין הדרישות לבדיקות
בחינת בטיחות המוצר ויעילותו, ניתוח התוצאות ודיווח לצוותי הפרויקט
תמיכה בצוותי R D והנדסת מערכת בתהליכי פיתוח, אינטגרציה וניהול תקלות
הגדרת ציוד בדיקה וביצוע בדיקות מעשיות במעבדה
תמיכה בתהליכי ECO ובתחזוקת מוצרים קיימים
דרישות:
השכלה אקדמית בתחומי ההנדסה או המדעים, או לפחות 2-3 שנות ניסיון בתפקיד דומה
ניסיון קודם בחברת מכשור רפואי - חובה
ניסיון בביצוע בדיקות בהתאם לתקנים החלים על מכשור רפואי
ניסיון בכתיבת פרוטוקולי בדיקה, הגדרת שיטות בדיקה וביצוע בדיקות V V
יכולת להבין תכנון של מערכות מורכבות ולהגדיר מערך בדיקות המספק כיסוי מלא לדרישות
היכרות עם מתודולוגיות בדיקה של מערכות הון ומוצרים חדפעמיים - יתרון משמעותי
ניסיון בבדיקת מערכות מולטידיסציפלינריות
אנגלית שוטפת ברמה גבוהה, בכתב ובעל פה - חובה
יכולת עבודה עצמאית, מדויקת ואיכותית, לצד עבודה כחלק מצוות
יכולת עבודה בריבוי משימות ותחת לוחות זמנים צפופים
יכולת תקשורת ביןאישית גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8825085
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 
משרה בלעדית
לפני 9 שעות
דרושים בLR - JOB
סוג משרה: משרה מלאה
משרה 4220 | אזור השרון

מחפש/ת את האתגר ההנדסי הבא שלך בעולם המכשור הרפואי?

התפקיד כולל

תמיכה הנדסית בתהליכי ייצור ושיפור מתמיד
Root Cause Analysis, חקירות הנדסיות וניתוחי כשל
הובלת Qualification Validation
עבודה על Engineering Changes ו-NPI
ניהול והסמכת ציוד וכלי ייצור
תמיכה בתהליכי CAPA, Complaints ו-MRB
עבודה מול Quality, R D, Regulatory ו-Supply Chain
דרישות:
BSc בהנדסת מכונות או ביוטכנולוגיה
ניסיון בתעשיית המכשור הרפואי
הבנה טובה במכניקה
ניסיון ב-SolidWorks
ניסיון בחדרים נקיים ובתהליכי Validation
היכרות עם FDA ו-ISO 13485
היכרות עם DFM/DFA
יכולות Hands-on ופתרון בעיות
אנגלית טובה ויכולת עבודה מול ממשקים המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8825083
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
מיקום המשרה: תל אביב יפו
סוג משרה: משרה מלאה
קצת על התפקיד:
הקמה וניהול צוות ורפקציה וקושחה (FPGA) מולטי-דיסציפלינארי.
Hands-On ביצוע תכן ובדיקות לוגיות של רכיבים מתכנתים או מודולים בתוכם.
תכנון ארכיטקטורה לאימות ותכנון לוגי ברמת על.
יצירת והטמעת נהלים ושיטות פיתוח מתקדמות הכוללות פיתוח IPs ושיטות לפיתוח תכנים גנריים.
הקמת סביבת וריפקציה UVM מלאה, כולל שימוש ב Verification IPs פנים חברתיים וחיצוניים.
אחריות מערכתית של ה FW וממשקיה, העמקה וחידוד של דרישות המערכת.
הגדרת Test Plan לסביבה, ויישום לפי מתודולוגיית UVM.
יכולת ואחריות על חניכה וביצוע בקרה מקצועית על הצוות.
עבודה שוטפת עם מפתחי FPGA ומהנדסי המערכת, ובנוסף עבודה עם מפתחי תוכנה-תשתיות תוכנה בהתאם לצורך.
דרישות:
תואר ראשון בהנדסת חשמל ואלקטרוניקה/ מחשבים/ תוכנה- חובה. תואר שני - יתרון.
ניסיון של 5 שנים לפחות בפיתוח רכיבים מתוכנתים FPGA - חובה.
ניסיון של 5 שנים לפחות ב - System Verilog verification חובה.
נסיון בהובלת צוות של לפחות 2-3 מתכננים - חובה.
ניסיון מוכח של לפחות 3 שנים בפיתוח סביבות וריפיקציה בSystem Verilog במתודולוגיית UV
ניסיון בהקמת צוות עבודה ותשתיות- יתרון. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8824278
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
06/08/2026
מיקום המשרה: הרצליה
סוג משרה: משרה מלאה
לחברת הנדסה בינלאומית, המתמחה בתכנון והקמת מפעלי תרופות בתעשיית הביופרמצבטיקה, דרוש/ה מנהל פרויקטים.
ניהול פרויקטים רחבי היקף בתחומי הביו-פרמצבטיקה, הביטחונית והמיקרו-אלקטרוניקה.
המשרה כוללת אחריות כוללת על תקציב, לו"ז, תכנון, איכות וביצוע תוך עבודה מול שורה של דיסציפלינות, לקוחות, רגולציה וקבלני משנה.
תחומי אחריות:
הובלת הפרויקט משלב ייזום ותכנון ועד למסירה מלאה
ניהול תקציב, לוחות זמנים, סיכונים ותכולות
תיאום והנחיית צוותי תכנון, ביצוע, בקרה, ולידציה ותשתיות טכניות
עבודה מול גופי רגולציה GMP, ISO,ביטחון, בקרת איכות
תיאום קבלנים וספקים בתחום הבינוי, HVAC, תהליך, חשמל, בקרה וולידציה
הכנת דיווחים תקופתיים, ניהול חריגים, עמידה ביעדי ביצוע
שימוש בכלים דיגיטליים לניהול פרויקטים יתרון לשליטה בMonday
דרישות:
תואר ראשון בהנדסה/הנדסאי חובה
ניסיון מוכח של 3 שנים לפחות בניהול פרויקטים חובה
היכרות עם פרויקטים הנדסיים מורכבים בתחומי פארמה- יתרון! / ביטחוני - יתרון!!
הבנה תהליכית ויכולת לנהל ממשקים טכניים מרובים
יכולת הובלה, סדר וארגון, שליטה באקסל, MS Project יתרון
אנגלית מקצועית דיבור וכתיבה
יתרון: ניסיון בעבודה עם Monday או מערכת דומה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8769286
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
02/09/2026
חברה חסויה
Location:
Job Type: Full Time
abra R&D is seeking a Verification Engineer. We are looking for a skilled Verification Engineer to join a professional and dynamic team and take part in advanced, diverse technology projects in the fields of FPGA Verification, signal processing, controllers, and more. This role requires extensive experience in Verification, UVM methodology, SystemVerilog, FPGA / ASIC verification environments, RTL debugging, simulation tools, scripting, and working closely with FPGA development, system, architecture, and algorithm teams. Key Responsibilities:
* Develop verification environments using UVM methodology for FPGA verification across various projects.
* Work on verification projects involving signal processing, controllers, and additional advanced technologies.
* Define, architect, and develop verification environments from block-level to full-chip level.
* Work closely with FPGA development teams, system engineers, architecture teams, and algorithm engineers.
* Support RTL debugging from block level to system level.
Requirements:
* B.Sc. in Electrical Engineering, Electronics Engineering, or Computer Science - an advantage.
* 3+ years of experience in Verification, from Test Plan definition through Coverage - mandatory.
* Hands-on experience with UVM methodology and SystemVerilog - mandatory.
* Experience developing Verification environments for FPGA / ASIC at both block and full-chip levels - mandatory.
* Experience with RTL debugging from block level to system level - mandatory.
* Experience working with simulation tools; Questa Simulator is an advantage
* Experience writing scripts in Python, TCL, Bash / Csh - mandatory.
* Experience working in a Linux environment - mandatory.
* Experience working with FPGA, architecture, system, and algorithm teams.
* Very good technical English. Personality requirements:
* Strong analytical and problem-solving skills.
* Ability to work independently and as part of a team.
* Ability to work in a multidisciplinary environment. A full-time on-site position based in Holon, Israel.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8806999
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
07/09/2026
חברה חסויה
Location: Tel Aviv-Yafo
Job Type: Full Time and Hybrid work
We are looking for a Verification Engineer who embodies ambition and positivity, who can passionately take ownership of their responsibilities, collaborating effectively with remote teams to not only meet but exceed our objectives and fulfil the evolving needs of our expanding customer base.
The Verification engineer we look for will be a highly talented and motivated person, who is a real team player and can collaborate closely with engineers from other disciplines and physicists.
Responsibilities:
Practicing the full range of verification aspects
Creating a verification environment from scratch (drivers, monitors, coverage...)
VIP (DDR/PCIe/AXI) integration
Defining verification sequences via a complex control-flow constraint set
System understanding of a full-stack product with strong HW-SW coupling
Reference model integration
Test plan definition
Defining verification flows and creating the proper infrastructure to support it
Requirements:
At least 5 years experience.
Ability to ramp up verification environments from scratch
Experience with UVM, System Verilog - Advantage
Knowledge of Verification IPs and protocols (PCIe, DDR, AXI)
Good understanding of HW/SW interaction- Advantage
Knowledge in C/C++/Python/System C - Advantage
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8812675
סגור
שירות זה פתוח ללקוחות VIP בלבד