דרושים » הנדסה » מהנדסת או מהנדס תקשוב במערך מחשוב ומערכות מידע JB-2293

משרות על המפה
 
בדיקת קורות חיים
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP
כל החברות >
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 7 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
טיפול בתשתיות תקשורת ואבטחת מידע ברשת הטכניון.
מתן שירות ותמיכה שוטפת למשתמשי רשת הטכניון ברמות ובמגזרים השונים.
אחריות תפעולית על תחום התקשורת.
ייזום תיכנון וביצוע של פרויקטים בתחומים הרלוונטיים ובפרט על הארכיטקטורה הקווית להעברת דיבור על גבי רשתות IP.
אחריות על פרויקטים שונים הכוללים אפיון של מערכות תקשורת ושירותים מבוססי אינטרנט)לרבות הכנת תיקי פרויקט(
ומערכות המנהלה בתחום.
אפיון ובחירת פתרונות לתשתיות וטכנולוגיות בהתאם לצורכי הטכניון.
מתן פתרונות ותכנון תשתיות אקטיביות ופאסיביות לרשתות תקשורת.
קביעת תקנים ארגוניים לציוד ואביזרי רשת וקשר עם ספקים/קבלנים.
קביעת מפרטים ושותפות בהכנת מכרזים לציוד תקשוב ואבטחת מידע.
טיפול בתקלות וטיפול בחדרי התקשורת והשרתים.
דרישות:
בעל/ת תואר אקדמי או השכלה רלוונטית יתרון לבעלי ניסיון בתחום.
ניסיון מעשי במתן פתרונות תקשורת בארגונים גדולים.
היכרות עם רשתות LAN/WAN/WIFI ופרוטוקולי תקשורת.
יכולת הכנת מפרטים טכני י ם לפי דרישות הלקוחות ואספקת פתרונות מותאמים.
יכולות אפיון מערכות תקשורת נתונים וידע בעבודה עם תוכנות שירטוט.
היכרות עם המערכות: JUNIPER, Fortigate, ARUBA, CHECKPOINT, CISCO.
עברית ואנגלית ברמה גבוהה, כולל יכולת ביטוי בכתב ובע"פ.
יכולת לעבודת צוות, תודעת שירות גבוהה ויחסי אנוש מעולים.
נכונות לעבודה בשעות נוספות ובשעות לא שגרתיות

הערות
המשרה הינה בהיקף 100%.

* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
הסתר
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8461336
סגור
שירות זה פתוח ללקוחות VIP בלבד
משרות דומות שיכולות לעניין אותך
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 6 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
מנהל/ת אגף תשתיות ותפעול אחראי /ת על ניהול, פיתוח ותחזוקת כלל התשתיות הטכנולוגיות של מערך המחשוב בטכניון, כולל
הדאטה סנטר, מערכות חישוב-על (HPC), רשתות תקשורת, מערכי אחסון, אבטחת מידע ותפעול מערכות קריטיות.
התפקיד כולל הובלה וניהול של כל מחלקות וצוותי אגף התשתיות והתפעול, תכנון ובחינת טכנולוגיות (חומרה ותוכנות תשתית),
הקמת תשתיות, תפעול ותמיכה במשתמשים, תוך הקפדה על זמינות, יציבות, אבטחת מידע ומתן שירות מיטבי לכלל יחידות
הטכניון.

כפיפות: סמנכ"ל מחשוב ומערכות מידע.

תחומי אחריות עיקריים:
1. ניהול ותפעול צוותי הדאטה סנטר
אחריות כוללת על ניהול, תפעול ותחזוקת מרכז הנתונים (Data Center), לרבות תשתיות חשמל, מיזוג, כוח גיבוי
וכשירות הציוד. הבטחת זמינות גבוהה של המערכות והתאוששות מהירה מאירועים (Disaster Recovery), כולל ניהול
אתר הגיבוי. ניהול וייעול תשתיות אחסון, גיבוי ושחזור נתונים. תכנון והובלת שדרוגים טכנולוגיים ושיפור יעילות אנרגטית.
2. ניהול ותפעול צוותי מחשוב העל (HPC High-Performance Computing)
ניהול צוותי מערכות חישוב-על HPC)) המיועדות למחקרים מתקדמים ולמדענים וחוקרים בטכניון, תוך אופטימיזציה
של ביצועי המחשוב והקצאת משאבים בהתאם לצורכי המחקר. אחריות על שילוב פתרונות בינה מלאכותית ולמידת
מכונה בתשתיות החישוביות, עבודה עם חוקרים ואנשי סגל לפיתוח והטמעת תהליכי חישוב מתקדמים, אינטגרציה בין
תשתיות HPC לשירותי ענן ותמיכה בפלטפורמות היברידיות.
3. ניהול ותפעול צוותי תשתיות סיסטם וענן
ניהול צוותי תשתיות מחשוב ארגוניות, כולל שרתים, וירטואליזציה, תשתיות אחסון וגיבויים ותשתיות ענן, ניהול
מערכות מבוזרות ותמיכה בהגירה לסביבות ענן היברידיות. שיפור ביצועים וייעול התשתיות באמצעות אוטומציה
ותהליכי.DevOps
4. ניהול ותפעול צוותי התקשוב והטלפוניה
תכנון, יישום ותחזוקת תשתיות ומערכות תקשורת וטלפוניה מתקדמות, כולל רשתות LAN, WAN, WiFi, VOIP, תוך
הבטחת ביצועי רשת אופטימליים, זמינות גבוהה והגנה מפני מתקפות סייבר. יישום פתרונות לניהול ושדרוג מתקדם של
הרשתות לצורך מענה לצרכי הטכניון.
5. ניהול היישום והביצוע של מדיניות אבטחת מידע וסייבר
אחריות על יישום והטמעה של מדיניות אבטחת מידע הטכניונית וניהול סיכוני סייבר בכל התשתיות ובתהליכי התפעול,
התמיכה והתחזוקה. ניהול מערכות ותשתיות אבטחת מידע בכל הרבדים, כולל יישום שדרוג והטמעת פתרונות FW,
PAM, NAC, SIEM, DLP, WAF וכו'. ניהול אירועי סייבר והובלת תוכניות התאוששות (BCP & DRP).
6. ניהול ותפעול צוותי תמיכה ותפעול מחשובי
הובלה וניהול מרכז תמיכה במשתמשים והבטחת מתן שירות איכותי לכלל המשתמשים בכל היחידות והפקולטות.
הטמעת מערכות ניטור ובקרה למניעת תקלות ושיפור זמינות המערכות. ניהול ידע ומתן הכשרות לצוותי התמיכה
והשירות. הכנסת תהליכי אוטומציה לתמיכה מהירה ותפעול יעיל ואופטימלי.
דרישות:
השכלה וניסיון:
תואר ראשון במדעי המחשב, הנדסת מחשבים, מערכות מידע או תחום רלוונטי חובה.
תואר שני בניהול מערכות מידע/מנהל עסקים יתרון.
ניסיון - 7 שנים לפחות בניהול תשתיות IT כולל דאטה סנטר ו/או HPC בארגון גד ול,
ו- 5 שנים לפחות בניהול צוותים IT גדולים בתחומי תשתיות, תקשורת, אבטחת מידע ותפעול.
ניסיון ב ניהול פרויקטים גדולים ומורכבים בעלויות של מיליוני שקלים, התקשרויות עם ספקים רבים,
הכרות מעמיקה עם השוק והטכנולוגיות הנ"ל.
יתרון - ניסיון בניהול תשתיות מחשוב בסביבה אקדמית או מחקרית.
מיומנויות טכניות:
ידע וניסיון מוכח בניהול דאטה סנטרים גדולים, כולל מערכות חשמל, קירור וניטור ביצועים.
שליטה וניסיון בטכנולוגיות חישוב- על (HPC)
ידע וניסיון בווירטואליזציה ופתרונות ענן, במערכות אחסון מתקדמות ובמערכי גיבוי ו- DR.
ידע וניסיון בעבודה עם טכנולוגיות תקשורת ואבטחת מידע ברמה גבוהה.
כישורים אישיים:
יכולת ניהול וניסיון משמעותיים בהובלת צוותים מקצועיים בהיקפים גדולים.
תכנון אסטרטגי, פתרון בעיות מורכבות וקבלת החלטות טכנולוגיות קריטיות.
יחסי אנוש מעולים, שירותיות גבוהה, ויכולת עבודה מול גורמים אקדמיים ומנהלתיים.
יכולת עבודה תחת לחץ וריבוי משימות.

התפקיד דורש מחויבות גבוהה, זמינות למענה לתקלות קריטיות ויכולת להוביל חדשנות טכנולוגית תוך מתן
שירות מיטבי לכלל הטכניון.

הערות
המשרה הינה בהיקף 100%.

* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8268287
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 5 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
ליווי והדרכה של סטודנטים ואנשי סגל בשימוש במשאבי HPC בסביבת Linux
מתן סיוע וייעוץ טכני בתוכנות מדעיות, בניית קונטיינרים, בניה והפעלה של אלגוריתמי ML ב- Python ו- TensorFlow
ניהול ותפעול שוטף של מערכות תורים, כולל טיפול בתקלות במערכות
הדרכות ותיעוד - פיתוח חומרי הדרכה והכנת מדריכים מקוונים ומתן הדרכות למשתמשים, כולל תפעול של אתר המידע בנושא HPC
עבודה משותפת עם צוותי המערך לטיפול בתקלות, תחזוקה שוטפת ויישום טכנולוגיות חדשות
שיפור שירות - איסוף משוב מהמשתמשים והמלצה על שדרוגים ושיפורים בשירותי HPC
דרישות:
הכשרה והשכלה בתחומים רלוונטיים
תואר ראשון בתחומי המחשוב יתרון
ידע במערכות הפעלה מבוססות Linux ותכנות בסביבה מדעית - שפות Python, C, Fortran
ניסיון בתפעול אלגוריתמי Machine Learning בשימוש ב- Python ו- TensorFlow יתרון
ניסיון מעשי בעבודה עם מערכות HPC, כולל שימוש במערכות תורים SLURM/PBS יתרון
ניסיון בעבודה עם קונטיינרים יתרון
ידע ושימוש במחשוב ענן, כלי AI יתרון
תודעת שירות גבוהה ויכולת עבודה מול קהל מגוון של משתמשים מתחומים שונים
יכולת תקשורת בין-אישית מצוינת ויכולת להעביר הדרכות
יכולת למידה עצמאית של טכנולוגיות חדשות ויישומן
כישורי פתרון בעיות מורכבות בסביבה טכנית מתקדמת
יכולת עבודה בצוות רב-תחומי
שליטה בעברית ובאנגלית טכנית


הערות: המשרה בהיקף 100%.
* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8438687
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 5 שעות
דרושים בהטכניון - מכון טכנולוגי לישראל
מיקום המשרה: חיפה
סוג משרה: משרה מלאה
מהנדס/ת במעבדה לחקר מערכות מורכבות המשלבות בין פוטוניקה ואלקטרוניקה בקצב גבוה (Microwave Photonics).

תיאור המעבדה:

המעבדה עוסקת במחקר של תופעות פיזיקליות במערכות מורכבות, המשלבות בין פוטוניקה לאלקטרוניקה בקצב גבוה. מערכות כאלו מאפשרות להתגבר על מגבלות פיזיקליות בסיסיות של מערכות אלקטרוניות, מערכות פוטוניות ומערכות לחישה אופטית. בפרט, ניתן להקטין את המגבלות הבסיסיות של הרעש ולעבוד בתדר גבוה משמעותית מאשר ניתן להשיג במערכות אלקטרוניות. למחקר זה יישומים חשובים בשטחים מגוונים, הכוללים מכ"מים, מערכות לתקשורת סלולרית עתידית ומערכות לחישה אופטית ולמדידות מדויקות. בפרט, תוצאות המחקר חשובות ליצירת מכ"מים עתידיים שישלבו בין פוטוניקה לאלקטרוניקה. למכ"מים כאלו יכולת לגילוי מטרות עם החזר נמוך ביותר (למשל מטוסים חמקנים או מזל"טים), להעברת אות שעון בקצב מדויק (למשל: במערכות GPS שאינן מבוססות לוויינים ולמדידות מדויקות) ולעיבוד אנלוגי של אותות אלקטרוניים בקצב שלא ניתן עד כה להשגה. המחקר כולל עבודה ניסויית ותיאורטית על אפקטים פיזיקליים חדשים ויישומם על מנת לפתח מערכות מורכבות חדשות ולמצוא את המגבלות הפיזיקליות בסיסיות. אפקטים כאלו, כוללים תופעות לא ליניאריות מגוונות ורעשים מיוחדים.

תיאור התפקיד:
ניהול המעבדה כולל רכש, השתתפות ותמיכה בפעילות מחקרית וביצוע פרויקטים ממומנים, תמיכה בסטודנטים לתארים גבוהים. המערכות במעבדה מבוססות על סיבים אופטיים והמדידות מתבצעות על ידי תכנה שכוללת עיבוד אות מורכב ומתקדם של מדידות שמבוצעות בעזרת צב"ד ייחודי.
דרישות:
בעל/ת תואר ראשון בנושאים מערכתיים בהנדסת חשמל, פיזיקה, הנדסת מכונות, הנדסת אווירונאוטיקה.
יתרון למועמדים/ות בעלי תואר שני או דוקטורט.
מיומנות בעבודה ב- Matlab. ניסיון בעיבוד אות או תכנות אלגוריתמי - יתרון
ידע בפוטוניקה ובפרט במערכות המבוססות על סיבים אופטיים - יתרון
ידיעת השפה אנגלית ברמה גבוהה, לרבות יכולת כתיבה אקדמית באנגלית
יכולת ומוכנות ללמידה עצמית של חומר רב
יכולת בינאישית גבוהה

הערות
המשרה בהיקף 100%, עם נכונות לביצוע שעות נוספות.
* המשרה מיועדת לנשים ולגברים כאחד.

הטכניון פועל לגיוון תעסוקתי ומעודד הגשת מועמדויות מכלל המגזרים
التخنيون يعمل على تعددية التشغيل ويشجع التقديم للمناقصات من جميع الأوساط
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8424259
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
2 ימים
דרושים בInfinity Labs R&D
מיקום המשרה: רמת גן וחיפה
סוג משרה: מספר סוגים
בואו לרכוש פרקטיקה באמצעות 1,800 שעות פיתוח-אנחנו נדאג לכם לתפקיד הראשון בתעשייה
Infinity labs R D חברת מחקר ופיתוח, המובילה בתחום ההכשרות לפיתוח תוכנה מזמינה אתכם להצטרף למסלול הקריירה לפיתוח תוכנה. המסלול על חשבוננו ובסיום המסלול הבוגרים נשלב בקרב אחד מ-300 לקוחות החברה, חברות הייטק, ביטחון וסטארטאפים בוגרים, ישראליות ובינלאומיות.
ההכשרה כוללת למידה מבוססת פרויקטים בשילוב מחקר תיאורטי מעמיק, למידת Hands-On בסביבת עבודה המדמה סביבה של צוות פיתוח בתעשייה המלווה במנטורים מנוסים.
שיטת הלימוד הייחודית שלנו תאפשר לכם לגלות וורסטיליות לאורך כל הקריירה שלכם בפיתוח תוכנה, וזאת באמצעות שיטת לימוד ייחודית שפיתחנו בעשור האחרון המאפשרת חקר, הבנה ופיתוח של טכנולוגיות משתנות.
ההכשרה על חשבוננו למתאימים רק כאשר אתם מתקבלים בהצלחה למשרות פיתוח, אנו מחזירים את ההשקעה בכם.
הצטרפו ל-2,000 הבוגרים שלנו שהיום מהווים את עמוד התווך בחברות הישראליות והבינלאומיות המובילות בתעשיית ההייטק הממוקמת בישראל!
דרישות:
- המסלול מיועד לבעלי תואר ראשון בהנדסה/מדעים מדויקים או תואר בהצטיינות עם ציון פסיכומטרי 680+
- אנגלית ברמה גבוהה
- מיומנויות אוטודידקטיות
- אוריינטציה אנליטית
- אין צורך בניסיון קודם בתכנות
המשרה מיועדת לנשים ולגברים כאחד. המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
8385252
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
30/11/2025
Location: Caesarea and Haifa
Job Type: Full Time
We are seeking a highly motivated, energetic, Software Engineer to support our Silicon Photonics Engineering group in Haifa, Israel.
Development occurs in a dynamic and challenging global multi-site environment. However, this is an individual contributor position reporting to the SiPh Engineering Manager in North Reading.
The ideal candidate will play a pivotal role in our dynamic team and will participate in developing complex test solutions for the emerging silicon photonic market at all stages of fabrication, from wafer probe to packaged test. This is a fantastic opportunity to contribute to innovative projects in the field of instrumentation
Utilize extensive C# experience to design, develop, and implement high-quality software instrumentation solutions
Collaborate with cross-functional teams to analyze requirements and deliver robust software applications
Develop scalable, high-performance, high-quality, extensible and maintainable software
Python knowledge is a plus, contributing to the versatility and adaptability of the development team
Requirements:
Bachelors degree in Computer Engineering, Computer Science, Electrical Engineering or related discipline; masters degree is preferred
5+ years experience programming instrumentation, demonstrating a deep understanding of industry best practices; experience will be supporting hardware product systems development
Proven expertise in C# development, showcasing proficiency in creating efficient and scalable software solutions
Familiarity with version control systems, specifically GIT, is advantageous
Excellent troubleshooting, debugging and problem-solving skills
Operating Systems: Windows
Development Tools experience preferred: Visual Studio, Jira
Background and/or experience with optics is preferred
Background and/or experience with embedded programming is preferred
Semiconductor testing knowledge is preferred
Dedication to excellence, efficiency and product quality
Ability to work effectively in a fast-paced, dynamic, team-oriented environment
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8435986
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will use your ASIC design experience to be part of a team that develops the ASIC SoC from Plan of Record (POR) to Production. You will be creating SoC Level micro architecture definitions, RTL coding and will do all RTL quality checks. You will also have the opportunity to contribute to design flow and methodologies. You will collaborate with members of architecture, software, verification, power, timing, synthesis dft etc. You will face technical tests and develop/define design options for performance, power and area.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Define the SoC/block level design document such as interface protocol, block diagram, transaction flow, pipeline etc.
Perform Register-Transfer Level (RTL) development (e.g., coding and debug in Verilog, System Verilog), function/performance simulation debug and Lint/Cyber Defense Center/Formal Verification/Unified Power Format checks.
Participate in synthesis, timing/power closure, and Application-Specific Integrated Circuit (ASIC) silicon bring-up.
Participate in test plan and coverage analysis of the block and SOC-level verification.
Participate in architecture feedback.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience with digital logic design principles, RTL design concepts, and languages such as Verilog or SystemVerilog.
Experience with logic synthesis techniques to optimize RTL code, performance and power as well as low-power design techniques.
Experience with design sign off and quality tools (e.g., Lint, CDC, etc.).
Experience with SOC architecture.
Experience in logic design.
Preferred qualifications:
Master's degree or PhD in Computer Science or a related technical field.
Knowledge in one of these areas: Peripheral Component Interconnect Express (PCIe), Universal Chiplet Interconnect Express (UCIe), Double Data Rate (DDR), Advanced Extensible Interface (AXI), or Advanced RISC Machines (ARM) processors family.
Knowledge of high performance and low power design techniques.
Knowledge of assertion-based formal verification.
Excellent problem-solving and debugging skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8413484
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
In this role, you will be part of a team developing ASICs used to accelerate networking in data centers. You will have dynamic, multiple responsibilities in areas such as project definition, design, and implementation. You will participate in the design, architecture, documentation, and implementation of the next generation of data center accelerators.You will also be responsible for performance analysis for an end-to-end networking stack using your knowledge.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers , our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Lead a complex ASIC subsystem.
Understand how it interacts with software and other ASIC subsystems to implement data center networks.
Define high-performance hardware/software interfaces. Write micro architecture and design specifications.
Define efficient micro-architecture and block partitioning/interfaces and flows.
Collaborate closely with software, verification, and physical design stakeholders to ensure the designs are complete, correct, and performant.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
10 years of experience architecting networking ASICs from specification to production.
Experience developing RTL for ASIC subsystems.
Experience with cross-functional engagement in micro-architecture, design, verification, logic synthesis, and timing closure.
Preferred qualifications:
Experience working with software teams optimizing the hardware/software interface.
Experience working with design networking like: Remote Direct Memory Access (RDMA) or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience in TCP, IP, Ethernet, PCIE and DRAM including Network on Chip (NoC) principles and protocols (AXI, ACE, and CHI).
Experience architecting networking switches, end points, and hardware offloads.
Understanding of packet classification, processing, queuing, scheduling, switching, routing, traffic conditioning, and telemetry.
Proficiency in a procedural programming language (e.g. C++, Python, Go).
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8412828
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Define the block level design documents such as interface protocol, block diagram, transaction flow, pipeline, and more.
Perform RTL development (e.g., coding and debug in Verilog, SystemVerilog, VHDL), function/performance simulation debug, and Lint/CDC/FV/UPF checks.
Participate in synthesis, timing/power, and FPGA/silicon bring-up.
Participate in test plan and coverage analysis of the block and SOC-level verification.
Communicate and work with multi-disciplined and multi-site teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience architecting networking ASICs from specification to production or equivalent experience.
Experience developing RTL for ASIC subsystems.
Experience in micro-architecture, design, verification, logic synthesis, and timing closure.
Preferred qualifications:
Experience architecting networking switches, end points, and hardware offloads.
Experience working with design networking: RDMA or packet processing and system design principles for low latency, high throughput, security, and reliability.
Experience working with software teams optimizing the hardware/software interface.
Knowledge of TCP, IP, Ethernet, PCIE and DRAM.
Familiarity with Network on Chip (NoC) principles and protocols (AXI, ACE, and CHI).
Proficiency in a procedural programming language (e.g., C++, Python, Go).
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8413469
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
Be part of a team that pushes boundaries, developing custom silicon solutions that power the future of our company's direct-to-consumer products. You'll contribute to the innovation behind products loved by millions worldwide. Your expertise will shape the next generation of hardware experiences, delivering unparalleled performance, efficiency, and integration.
The AI and Infrastructure team is redefining whats possible. We empower our company customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers, our company Cloud customers, and billions of our company users worldwide.
We're the driving force behind our company's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for our company Cloud, our company Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Define the block-level design document (e.g., interface protocol, block diagram, transaction flow, pipeline, etc.).
Perform Register-Transfer Level (RTL) coding (coding and debug in Verilog, SystemVerilog), function/performance simulation debug, and Lint/CDC/FV/UPF checks.
Participate in synthesis, timing/power closure activities.
Participate in test plan and coverage analysis of the block and SoC-level verification.
Communicate and work with multi-disciplined and multi-site teams.
Requirements:
Minimum qualifications:
Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
8 years of experience with digital logic design principles, RTL design concepts, and languages, such as Verilog or SystemVerilog.
Experience with logic synthesis techniques to optimize RTL code, performance and power, as well as low-power design techniques.
Experience with design sign-off and quality tools (e.g., Lint , CDC , etc.).
Experience with SoC or IP architecture.
Preferred qualifications:
Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science.
Knowledge of high-performance and low-power design techniques, assertion-based formal verification, Field-programmable Gate Array (FPGA) and emulation platforms, and SoC architecture.
Knowledge in one of the following areas such as Double Data Rate (DDR)/Low Power Double Data Rate (LPDDR), High-bandwidth memory (HBM).
Excellent problem-solving and debugging skills.
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8412913
סגור
שירות זה פתוח ללקוחות VIP בלבד
סגור
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
סגור
v נשלח
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
חברה חסויה
Location: Hod Hasharon and Haifa
Job Type: Full Time
Looking for a CPU Architect for codesign of HW/SW feature for our CPUs for cellphones and servers. The role includes but is not limited to:
Analysis of technical challenges and determination of whether to solve them by a combination of new HW and new SW or by only one of these
Invents corresponding HW features and SW solutions to address above challenges. Evaluates feasibility tradeoffs, explores, and defines new approaches and novel architectures for CPU. Develops the end-to-end architecture of new instructions (when applicable) in coordination with partners. Drives the inclusion of the feature in a CPU project working with micro-architects, designers and verification experts. (the HW/SW features are typically in the form of new instructions or of other Instruction Set constructs and belong to one of following domains: dense compute, general purpose accelerations, use case specific accelerations, system level instructions, Security related technologies, or instrumentation instructions.
Models CPU functionality, performance and power in simulators, analyzes the bottlenecks of current CPUs on workloads that reflect CPU future usage.
Provides experimental/proof of concept changes for proposing design alternatives meeting performance, power, area, and timing constraints.
Reviews and influences cross functional roadmaps.
Collaborates with SW and HW architects, design, verification, and validation engineers during the execution of the project. Finds mitigations for issues that arise during implementation of his/her features
Requirements:
BSc or higher degree in Computer Science/Engineering or related discipline from a leading university. (alternatively, exceptional proven track record in similar tasks)
5+ years experience in one or more of following disciplines : definition of CPU Architectural features, HW/SW co-design (or SW defined HW), Low level performance profiling and optimization of SW with exposure to CPU ISA, Architecture verification, definition of HW/SW security technologies
Fluent spoken and written English
Behavioral skills: Team player. Although this is not for a manger position, we require interpersonal skills needed to lead partners and colleagues towards achieving a technical goal
This position is open to all candidates.
 
Show more...
הגשת מועמדותהגש מועמדות
עדכון קורות החיים לפני שליחה
עדכון קורות החיים לפני שליחה
8423157
סגור
שירות זה פתוח ללקוחות VIP בלבד