דרושים » הנדסה » Senior Verification Engineer

משרות על המפה
 
בדיקת קורות חיים
אבחון און ליין
VIP
הפוך ללקוח VIP
רגע, משהו חסר!
נשאר לך להשלים רק עוד פרט אחד:
 
שירות זה פתוח ללקוחות VIP בלבד
AllJObs VIP
 
נאספה מאתר אינטרנט
20/05/2020
חברה חסויה
Location: Tel Aviv-Yafo
Job Type: Full Time
Design, review and deploy UVM based verification environments in block level, cluster and full chip levels Verify the design and hunt for bugs Build sophisticated automated & randomized environments to cover all corners of the design Use state of the art verification tools and technologies
Requirements:
5+ years of experience in chip verification In-depth Knowledge in VLSI verification flow, languages & concepts A deep understanding and proven experience in advanced dynamic verification processes Experience in verification environments using SystemVerilog UVM Scripting knowledge – perl, python, TCL, etc. Electronics Engineering degree from a leading institution BONUS:
Knowledge of AI/ML Experience in formal verification methods Experience in emulation systems Experience in logic design, circuit design, and full chip integration
 
Hide
5430586
שירות זה פתוח ללקוחות VIP בלבד
עדכון קורות החיים
לפני שליחה